一、实验目的 1．学会组合逻辑电路的实验分析及其设计方法。 2．验证半加器、全加器的逻辑功能

一、MOS晶体管模型 二、组合逻辑基本结构 三、逻辑单元的优化设计 四、组合单元的规模约束问题 五、时序逻辑的时间关系问题

《数字电子技术基础》课程教学资源（教案讲义）第5章 时序逻辑电路

《数字电子技术基础》课程教学资源（教案讲义）第3章 组合逻辑电路

3.1概述 3.2分立元件门电路 3.3TTL集成门电路 3.4CMOS集成门电路

2.1组合逻辑电路的分析与设计方法 2.2加法器 2.3数值比较器 2.4编码器 2.5译码器 2.6数据选择器 2.7数据分配器 2.8只读存储器(ROM) 2.9可编程逻辑器件(PLD)

合肥工业大学：《数字电子技术基础》课程教学资源（课件讲稿）第二章 逻辑代数基础（基本公式、常用公式、基本定理）

组合逻辑电路的分析,就是将电路图上的连接,转化为易于归纳的形式,进而了解电路的功能。分析步骤如下: (1)从输入向输出逐级推导,得到最终的输出表达式 (在这个过程中,有时可以设几个中间变量) (2)表达式化简。 (3)由逻辑表达式列出真值表

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案4 2.3 逻辑函数及其描述方法（2.3.3-2.3.7）

《数字电子技术》课程教学课件（PPT讲稿）第五章 时序逻辑电路 SUM5 小结