《数字电子技术基础》教案第三课时章节或第三章组合逻辑电路课题名称①概述②算术运算电路③信号变换电路教学内容④数值比较器③组合逻辑电路中的竞争冒险③组合逻辑电路应用举例①了解组合逻辑电路的定义②掌握组合逻辑电路的分析③掌握组合逻辑电路的设计教学目标④熟悉逻辑函数式的最佳化问题③熟悉中规模组合逻辑电路（译码器、编码器、全加器、数据选择器和数值比较器）的原理、功能和应用③了解组合逻辑电路的瞬态现象一一竞争冒险教学要点：①组合逻辑电路的分析与设计②中规模组合逻辑电路（译码器、编码器、全加器、数据选择器和数值比较器）教学要点的原理、功能和应用及难点教学难点：①组合逻辑电路的瞬态现象--竞争冒险②逻辑函数式的最佳化问题复习要点本章是在第一章数字逻辑代数基础学完之后进行的在学习本章之前要复习逻辑或题目函数的化简方法（包括公式法和卡诺图法），熟悉逻辑函数式的最佳化教学难点的解决方法：理论教学时配合图解法仔细讲解教学方法与主要教学方法说明：教学手段可制作PPT形象说明说明教学手段、教具的使用：运用多媒体教学
《数字电子技术基础》教案 第三 章 课时章节或 课题名称 第三章 组合逻辑电路 教学内容 ①概述 ②算术运算电路 ③信号变换电路 ④数值比较器 ⑤组合逻辑电路中的竞争冒险 ⑥组合逻辑电路应用举例 教学目标 ①了解组合逻辑电路的定义 ②掌握组合逻辑电路的分析 ③掌握组合逻辑电路的设计 ④熟悉逻辑函数式的最佳化问题 ⑤熟悉中规模组合逻辑电路(译码器、编码器、全加器、数据选择器和数值比较 器)的原理、功能和应用 ⑥了解组合逻辑电路的瞬态现象-竞争冒险 教学要点 及难点 教学要点： ①组合逻辑电路的分析与设计 ②中规模组合逻辑电路(译码器、编码器、全加器、数据选择器和数值比较器) 的原理、功能和应用 教学难点： ①组合逻辑电路的瞬态现象-竞争冒险 ②逻辑函数式的最佳化问题 复习要点 或题目 本章是在第一章数字逻辑代数基础学完之后进行的.在学习本章之前,要复习逻辑 函数的化简方法(包括公式法和卡诺图法),熟悉逻辑函数式的最佳化 教学方法与 教学手段 说明 教学难点的解决方法： 理论教学时配合图解法仔细讲解 主要教学方法说明： 可制作 PPT 形象说明 教学手段、教具的使用： 运用多媒体教学
《数字电子技术基础》教案第三教学时间安排①概述②算术运算电路2学时③信号变换电路教学时间④数值比较器4学时安排组合逻辑电路中的竞争冒险6学时③组合逻辑电路应用举例其他（提问、讨论等）时间安排：每2学时大概安排5一10分钟时间预习：第一章数字逻辑代数基础，复习逻辑函数的化简方法（包括公式法和卡诺法），熟悉逻辑函数式的最佳化作业布置思考题：P281.1—1.5（预习、思练习：P29房1.6—1.18考题、练参考资料：习、参考资①《数字电子技术常见题型解析及模拟题》王公望主编料等）西北电子工业出版社王淑娟付主编②《数字电子技术常见题型解析及模拟题》蔡惟铮主编国防工业出版社
《数字电子技术基础》教案 第三 章 教学时间 安排 教学时间安排 ①概述 ②算术运算电路 2 学时 ③信号变换电路 ④数值比较器 4 学时 ⑤组合逻辑电路中的竞争冒险 ⑥组合逻辑电路应用举例 6 学时 其他（提问、讨论等）时间安排： 每 2 学时大概安排 5—10 分钟时间 作业布置 （预习、思 考题、练 习、参考资 料等） 预习：第一章数字逻辑代数基础，复习逻辑函数的化简方法(包括公式法和卡诺 法),熟悉逻辑函数式的最佳化 思考题：P28 1.1—1.5 练习：P29 1.6—1.18 参考资料： ①《数字电子技术常见题型解析及模拟题》 王公望 主编 西北电子工业出版社 ②《数字电子技术常见题型解析及模拟题》 蔡惟铮 主编 王淑娟 付主编 国防工业出版社
《数字电子技术基础》教案第三第三章组合逻辑电路本章提要：本章既介绍算术运算电路、信号变换电路、数字比较器等常用组合逻辑电路的工作原理和使用方法，又介绍CMOS、LSTTL集成芯片在工程设计中的应用。通过本章的学习，应达到以下要求：1、掌握半加器、全加器、常用算术/逻辑运算单元等运算电路集成芯片的工作原理和使用方法；2、掌握典型的译码器、编码器、数据选择器、数据分配器等信号变换电路集成芯片的工作原理和使用方法：3、了解数值比较器的工作原理和扩展方法：了解组合逻辑电路中的竞争与冒险现象。会进行基本组合逻辑电路的应用设计。3.1概述数字电路按逻辑功能和电路结构的不同特点来划分可分为两类：组合逻辑电路、时序逻辑电路。在任何时刻，输出状态只决定于该时刻各输入状态的组合，而与电路以前的状态无关的逻辑电路称为组合逻辑电路。下面介绍组合逻辑电路的分析和设计方法。组合逻辑电路的特点是：(1)输出与输入之间没有反馈延时通路(2)电路中没有记忆元件组合逻辑电路的表示方法除函数表达式外，还可以由真值表、卡诺图、逻辑电路图来表达，实际上由一种表示方法可推出另一种表示方法。3.1.1组合逻辑电路的分析组合逻辑电路分析的主要任务是根据其逻辑电路图确定逻辑功能。一般可采用下列步骤分析：①写出逻辑图输出端的逻辑表达式②化简和变换逻辑表达式③列出真值表④根据真值表和逻辑表达式对逻辑电路进行分析，最后确定电路的逻辑功能，并可附加简单说明。下面举例说明组合逻辑电路的分析方法。例3.1试分析图3.1所示逻辑电路的逻辑功能，要求写出表达式，列出真值表。解：（1）从给出的逻辑图，由输入向输出的电路关系，写出各逻辑门的输出表达式：T=AB,T,=AAB,T,=BAB,F=AABBAB（2）进行逻辑变换和化简：AB图3.1F- AABBAB=AAB+BAB= A(A + B)+ B(A + B)=AB+AB（3）写出真值表如表3.1所示。（4）由表达式和真值表可知：图3.1所示逻辑电路实现的逻辑功能是“异或“运算
《数字电子技术基础》教案 第三 章 第三章 组合逻辑电路 本章提要： 本章既介绍算术运算电路、信号变换电路、数字比较器等常用组合逻辑电路的工作原理和使用方法，又介绍 CMOS、 LSTTL 集成芯片在工程设计中的应用。 通过本章的学习，应达到以下要求： 1、掌握半加器、全加器、常用算术/逻辑运算单元等运算电路集成芯片的工作原理和使用方法； 2、掌握典型的译码器、编码器、数据选择器、数据分配器等信号变换电路集成芯片的工作原理和使用方法； 3、了解数值比较器的工作原理和扩展方法；了解组合逻辑电路中的竞争与冒险现象。会进行基本组合逻辑电路的应 用设计。 3.1 概述 数字电路按逻辑功能和电路结构的不同特点来划分可分为两类：组合逻辑电路、时序逻辑电路。 在任何时刻，输出状态只决定于该时刻各输入状态的组合，而与电路以前的状态无关的逻辑电路 称为组合逻辑电路。下面介绍组合逻辑电路的分析和设计方法。 组合逻辑电路的特点是： (1)输出与输入之间没有反馈延时通路 (2)电路中没有记忆元件 组合逻辑电路的表示方法除函数表达式外，还可以由真值表、卡诺图、逻辑电路图来表达，实际 上由一种表示方法可推出另一种表示方法。 3.1.1 组合逻辑电路的分析 组合逻辑电路分析的主要任务是根据其逻辑电路图确定逻辑功能。一般可采用下列步骤分析：①写出逻 辑图输出端的逻辑表达式②化简和变换逻辑表达式③列出真值表④根据真值表和逻辑表达式对逻辑电 路进行分析，最后确定电路的逻辑功能，并可附加简单说明。 下面举例说明组合逻辑电路的分析方法。 例 3.1 试分析图 3.1 所示逻辑电路的逻辑功能，要求写出表达式，列出真值表。 解：（1）从给出的逻辑图，由输入向输出的电路关系，写出各逻辑门的输出表达式： T1 = AB , T2 = AAB , T3 = BAB , F = AABBAB （2）进行逻辑变换和化简： F = AABBAB AB AB A A B B A B AAB BAB = + = + + + = + ( ) ( ) （3）写出真值表如表 3.1 所示。 （4）由表达式和真值表可知：图 3.1 所示逻辑电路实现的逻辑功能是“异或“运算
《数字电子技术基础》教案第三表3.1例3.1的真值表BCA0000111011103.1.2组合逻辑电路的设计组合逻辑电路设计的任务是根据给定的逻辑问题（课题），设计出能实现其逻辑功能的组合逻辑电路，最后画出实现逻辑功能的电路图，当逻辑门设计组合逻辑电路时，要求使用的芯片最少、连接线最少。实际上，组合逻辑电路的设计与分析过程是相反的工作。用小规模集成电路设计组合逻辑电路般步骤如下：①分析设计任务，确定输入变量、输出变量，找到输出与输入之间的因果关系，列出真值表。②由真值表写出逻辑表达式。③化简、变换逻辑表达式，并画出逻辑图。这样逻辑电路原理设计的工作任务就完成了，实际设计工作还包括集成电路芯片的选择，电路板工艺设计，安装、调试等内容。例3.2设计一个用来判别一位十进制数的8421BCD码是否大于5的电路。如果输入值大于或等于5时，电路输出为1；当输入小于5时，电路输出为0。注意：一位十进制数在数字电路中用四位二进制数表示。十进制数X与四位二进制数ABCD的关系是X=8A+4B+2C+D，该电路用于实现十进制数的四舍五入运算。第一步：根据题意列出真值表。由于8421BCD码每一位数都是由四位二进制数组成，且其有效编码为0000～1001，而1010～1111是不可能出现的，故在真值表中当做任意项d来处理。其真值表如表3.4所示。表3.4例3.4的真值表输入对应的8421BCD码输出十进制数EABcD0000001000112000103001114010005001116011007011118000019001111001I0010111111120110013110111411001151111第二步：根据真值表写出其最小项表达式。F=m(5,6,7,8,9)+d(10,11,12,13,14,15)由于图3.5所示的卡诺图不难化简得到最简“与一或“表达式，并写出其与非的表达式分别为：
《数字电子技术基础》教案 第三 章 表 3.1 例 3.1 的真值表 A B C 0 0 0 0 1 1 1 0 1 1 1 0 3.1.2 组合逻辑电路的设计 组合逻辑电路设计的任务是根据给定的逻辑问题（课题），设计出能实现其逻辑功能的组合逻辑电 路，最后画出实现逻辑功能的电路图，当逻辑门设计组合逻辑电路时，要求使用的芯片最少、连接线最 少。实际上，组合逻辑电路的设计与分析过程是一个相反的工作。用小规模集成电路设计组合逻辑电路 一般步骤如下：①分析设计任务，确定输入变量、输出变量，找到输出与输入之间的因果关系，列出真 值表。②由真值表写出逻辑表达式。③化简、变换逻辑表达式，并画出逻辑图。这样逻辑电路原理设计 的工作任务就完成了，实际设计工作还包括集成电路芯片的选择，电路板工艺设计，安装、调试等内容。 例 3.2 设计一个用来判别一位十进制数的 8421BCD 码是否大于 5 的电路。如果输入值大于或等于 5 时，电路输出为 1；当输入小于 5 时，电路输出为 0。注意：一位十进制数在数字电路中用四位二进 制数表示。十进制数 X 与四位二进制数 ABCD 的关系是 X=8A+4B+2C+D，该电路用于实现十进制数的四 舍五入运算。 第一步：根据题意列出真值表。 由于 8421BCD 码每一位数都是由四位二进制数组成，且其有效编码为 0000～1001，而 1010～1111 是不可能出现的，故在真值表中当做任意项 d 来处理。其真值表如表 3.4 所示。 表 3.4 例 3.4 的真值表 十进制数 输入对应的 8421BCD 码 输出 A B C D E 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 0 3 0 0 1 1 1 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 0 7 0 1 1 1 1 8 1 0 0 0 0 9 1 0 0 1 1 10 1 0 1 0 0 11 1 0 1 1 1 12 1 1 0 0 0 13 1 1 0 1 1 14 1 1 1 0 0 15 1 1 1 1 1 第二步：根据真值表写出其最小项表达式。 F =m(5,6,7,8,9) +d(10,11,12,13,14,15) 由于图 3.5 所示的卡诺图不难化简得到最简“与一或“表达式，并写出其与非的表达式分别为：
《数字电子技术基础》教案第三F=A+BD+BCF=A+BD+BC= A.BD.BC第三步：根据简化的与非表达式画出如图3.6所示的逻辑电路图。CDA1300ol1&10LdD-图3.5例3.4的卡诺图图3.6例3.4的逻辑图3.1.3组合逻辑电路设计中应注意的问题上面介绍的是组合逻辑电路的一般设计方法，实际遇到的问题往往比较复杂。下面对设计过程常见的问题进行讨论。1.输入端的限制问题（扇入问题）（1）多余输入端的处理（如图2.48，图2.49所示的处理方法）（2）电路提供的输入端少于实际需要的输入端。当集成电路的输入端少于实际电路需要的输入端数时，比输入有多余端的处理措施复杂得多，通常采用分组的方法进行解决。2.扇出问题在我们设计电路时，最终电路可能存在一个门电路的输出带的负载非常多，可能超过器件的带负载能力，由于负载一般为同系列的门电路，故这类问题通常叫做扇出问题。解决这种问题通过可通过两种方法：一种是采用扇出系数大的门作为输出（选择器件手册中称为带缓冲的门），这种门的扇出可达20个，是可以满足要求的。另一种方法是采用分组的方法增加驱动能力。3.2算术运算电路数字系统的基本任务之一是进行算术运算。因为加、减、乘、除均可以利用加法来实现，所以加法器便成为数字系统中基本的运算单位。3.2.1半加器电路半加器是只考虑两个加数本身相加，而不考虑来自低位进位的逻辑电路。设计一位二进制半加器，输入变量有两个，分别为加数A和被加数B：输出也有两个，分别为和数S和进位C。列真值表如表3.5所示。表3.5半加器的真值表ABsC0000001100110111由真值表写逻辑表达式：S=AB+ABC=AB画出逻辑图如图3.7所示，它是由异或门和与门组成的，也可以用与非门实现
《数字电子技术基础》教案 第三 章 A BD BC F A BD BC F A BD BC = • • = + + = + + 第三步：根据简化的与非表达式画出如图 3.6 所示的逻辑电路图。 3.1.3 组合逻辑电路设计中应注意的问题 上面介绍的是组合逻辑电路的一般设计方法，实际遇到的问题往往比较复杂。下面对设计过程常 见的问题进行讨论。 1.输入端的限制问题（扇入问题） （1）多余输入端的处理（如图 2.48，图 2.49 所示的处理方法） （2）电路提供的输入端少于实际需要的输入端。 当集成电路的输入端少于实际电路需要的输入端数时，比输入有多余端的处理措施复杂得多，通 常采用分组的方法进行解决。 2.扇出问题 在我们设计电路时，最终电路可能存在一个门电路的输出带的负载非常多，可能超过器件的带负 载能力，由于负载一般为同系列的门电路，故这类问题通常叫做扇出问题。 解决这种问题通过可通过两种方法：一种是采用扇出系数大的门作为输出（选择器件手册中称为 带缓冲的门），这种门的扇出可达 20 个，是可以满足要求的。另一种方法是采用分组的方法增加驱动 能力。 3.2 算术运算电路 数字系统的基本任务之一是进行算术运算。因为加、减、乘、除均可以利用加法来实现，所以加 法器便成为数字系统中基本的运算单位。 3.2.1 半加器电路 半加器是只考虑两个加数本身相加，而不考虑来自低位进位的逻辑电路。 设计一位二进制半加器，输入变量有两个，分别为加数 A 和被加数 B；输出也有两个，分别为和 数 S 和进位 C。列真值表如表 3.5 所示。 表 3.5 半加器的真值表 A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 由真值表写逻辑表达式: = = + C AB S AB AB 画出逻辑图如图 3.7 所示，它是由异或门和与门组成的，也可以用与非门实现
《数字电子技术基础》教案第三B-CO(a）逻辑图（b）逻辑符号图3.7半加器3.2.2全加器电路全加器是完成两个二进制数Ai和Bi及相邻低位的进位Ci-1相加的逻辑电路。设计一个全加器，其中，Ai和Bi分别是被加数和加数，Ci-1为相邻低位的进位，Si为本位的和，Ci为本位的进位。全加器的真值表如表3.6所示。表3.6全加器的真值表输入输出AiB;CCi-1S;0000000I10001010110110010001111100111111由真值表写出逻辑表达式为：S, = A,B,C,-I + A,B,C-I + A,B,Ci-I + A,B,C,-=(A, ④ B, )C,-I + A, ④ B,Ci-1= A ④B, ④C-I(3. 5)C, = A,B,C,-i + A,B,C,-I + A,B,C-I + A,B,C,-I= A,B, + B,C,-I + A,Ci-I图3.8（a）所示是全加器的逻辑图，图3.8（b）所示是全加器的逻辑符号。在图3.8（b）所示的逻辑符号中，CI是进位输入端，CO是进位输出端。40ANS9口8.C,-1cOHIC1cC全加器的逻辑符号全加器的逻辑图图3.8全加器的逻辑图和逻辑符号
《数字电子技术基础》教案 第三 章 3.2.2 全加器电路 全加器是完成两个二进制数 Ai 和 Bi 及相邻低位的进位 Ci-1 相加的逻辑电路。 设计一个全加 器，其中，Ai 和 Bi 分别是被加数和加数，Ci-1 为相邻低位的进位，Si 为本位的和，Ci 为本位的进 位。全加器的真值表如表 3.6 所示。 表 3.6 全加器的真值表 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1 由真值表写出逻辑表达式为： 1 1 1 1 1 1 1 1 1 1 1 1 1 ( ) − − − − − − − − − − − − − = + + = + + + = = + = + + + i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i i A B B C A C C A B C A B C A B C A B C A B C A B C A B C S A B C A B C A B C A B C (3.5) 图 3.8（a）所示是全加器的逻辑图，图 3.8（b）所示是全加器的逻辑符号。在图 3.8（b）所示 的逻辑符号中，CI 是进位输入端，CO 是进位输出端。 图 3.8 全加器的逻辑图和逻辑符号 全加器的逻辑图 全加器的逻辑符号
《数字电子技术基础》教案第三3.2.3集成算术/逻辑运算单元[24|2322(2120|19/1817/16151413UmA.B.B,A.BGC.PA=B FA.天CC4581B,AS.S,S,S,C,MFFE,Us7273456787910002图3.9CC4581集成算术/逻辑运算单元的引脚图集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。CC4581是四位二进制数算术/逻辑运算单元，引脚图如图3.9所示，A（A3A2A1Ao）和B是预订的输入状态，输出是CM和F(F3F2F1F0)。根据输入信号S3~S0选择16种不同的功能。CC4581的功能表如表3.7所示。表3.7CC4581功能表输入/输出（低电平有效）输入/输出（高电平有效）功能选择算术功能逻辑功能逻辑功能算术功能$3$2s1SoMC-1MC=1MC-0,C,-0MC=-0, C,-1AA0n00A-1AABA+BAB-1A+BA+BAB-1ABA+B0-10-10A+BABA+ABA+ (A+B)BB0AB+ (A+B)(A+B) +AB(AOBAOBA-B-1A-B-1A+BA+BABAB-12ABA+BA+AB100A+ (A+B)AOB0A+BAOBA+B1010CBAB+ (A+B)B(A+B)+ABA+BA+BAB0AB-11010A+AA+AAB1AB+AA+B(A+B) +ACABAB+AA+B(A+B) +AAAAA-1由表3.7可知，CC4581能够进行16种算术和逻辑运算，并有清零和预置功能。所谓清零是将各数据输出端的状态全置O：预置是使数据输出端输出预定状态，进行预置操作时，预定的状态从A和B端输入。3.3信号变换电路3.3.1编码器1.十进制码→8421BCD编码器在日常生活中，人们通常使用十进制数来进行处理计算，然而数字设备却用二进制或代码进行判断处理。十进制码→8421BCD编码器的作用就是将人们习惯使用的十进制数变换成8421BCD码的电路（十
《数字电子技术基础》教案 第三 章 3.2.3 集成算术/逻辑运算单元 集成算术/逻辑运算单元（ALU）能够完成一系列算术运算和逻辑运算。CC4581 是四位二进制数算 术/逻辑运算单元，引脚图如图 3.9 所示，A（A3A2A1A0）和 B 是预订的输入状态，输出是 CM 和 F （F3F2F1F0）。 根据输入信号 S3~S0 选择 16 种不同的功能。CC4581 的功能表如表 3.7 所示。 由表 3.7 可知，CC4581 能够进行 16 种算术和逻辑运算，并有清零和预置功能。所谓清零是将各 数据输出端的状态全置 0；预置是使数据输出端输出预定状态,进行预置操作时,预定的状态从 A 和 B 端输入。 3.3 信号变换电路 3.3.1 编码器 1.十进制码→8421 BCD 编码器 在日常生活中,人们通常使用十进制数来进行处理计算,然而数字设备却用二进制或代码进行判断 处理。十进制码→8421BCD 编码器的作用就是将人们习惯使用的十进制数变换成 8421BCD 码的电路(十 表3.7 CC4581功能表
第三《数字电子技术基础》教案进制数×与四位二进制数的关系是X=2Y,+2°Y,+2'Y+2°Yo对应权分别为8421)。因为输入有10个数码，要求对应有10种输出状态，而3位二进制代码只有8种状态，所以输出需用4位（2”>10，取n=4)二进制代码.设输入的10个数码分别用Io、I1、、Ig表示，输出的8421BCD码分别采用Y3、Y2、Y1、Yo表示，则真值表如表3.8所示。表3.810进制码BCD编码器真值表→输入输出1Y3Y2YiYo00000(I.)0001(I)12(12)00013(1.)0014(1)00015(Is)01016(1.)01107(1.)01110008(1.)10019(1.)1由于Io、I1、I9是一组相互排斥的变量，故可由真值表直接写出输出函数的逻辑表达式，即为:Y,-I+L-T.Y,-1++L+1,=i1由或门组由与门组成编码器成编码器Y-1+1+1+1-i(3.7)Y=I,+I,+1,+1,+1-iiii十进制码→8421BCD编码器逻辑图如图3.10所示。其中Io是隐含的。Y.YoY,tYY.Y,Y.o0o100&&&I-M手毛TIT68b060101iL,iLLL.1,1,11.1.FL.1(a）由或门组成(b)由与非门组成图3.10进制码一8421BCD编码器电路图2.优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的输入信号进行编码。常用的集成优先编码器IC有10线-4线、8线-3线两种。10线-4线优先编码器常见的型号为CC40147
《数字电子技术基础》教案 第三 章 进制数 X 与四位二进制数的关系是 0 0 1 1 2 2 3 3 X = 2 Y + 2 Y + 2 Y + 2 Y ,对应权分别为 8421)。因为输入有 10 个数码,要求对应有 10 种输出状态,而 3 位二进制代码只有 8 种状态,所以输出需用 4 位( 2 10 n , 取 n=4)二进制代码.设输入的 10 个数码分别用 I0、I1、.、I9 表示,输出的 8421 BCD 码分别采用 Y3、Y2、Y1、Y0 表示,则真值表如表 3.8 所示。 表 3.8 10 进制码 → BCD 编码器真值表 输入 输出 I Y3 Y2 Y1 Y0 0(I0) 0 0 0 0 1(I1) 0 0 0 1 2(I2) 0 0 1 0 3(I3) 0 0 1 1 4(I4) 0 1 0 0 5(I5) 0 1 0 1 6(I6) 0 1 1 0 7(I7) 0 1 1 1 8(I8) 1 0 0 0 9(I9) 1 0 0 1 由于 I0、I1、.、I9 是一组相互排斥的变量,故可由真值表直接写出输出函数的逻辑表达式,即 为: 十进制码→8421BCD 编码器逻辑图如图 3.10 所示。其中 I0 是隐含的。 2.优先编码器 优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进行编码。常用 的集成优先编码器 IC 有 10 线-4 线、8 线-3 线两种。10 线-4 线优先编码器常见的型号为 CC40147
《数字电子技术基础》教案第三74HC147：8线-3线优先编码器常见的型号为74HC148、CC4532：下面以CMOS中规模集成电路CC40147为例介绍8421BCD码优先编码器的功能。10线-4线8421BCD码优先编码器CC40147引脚图如图3.11所示，其真值表如表3.9所示。其中第15脚NC为空脚。CC40147优先编码器有9个输入端和4个输出端。某个输入端为“1”，代表输入某个十进制数。当9个输入端全为”0”时，代表输入的是十进制数0。4个输出端反映输入十进制数的BCD码编码输出。113[1116151412109N.TiD.D.DD,A40147D,D.D,D1D.CBUss7134S17168图3.1110线-4线8421BCD优先编码器CC40147的引脚图表3.9优先编码器CC40147的真值表cDsDeDiDsDgDBDiD2DsDA0000000O0000000000000000I00000000010000000000010100000000010001000000000110000O000001100000O00I1100000000100010000000011001CC40147优先编码器的输入端和输出端都是高电平有效，即当某个输入端输入高电平1时，4个输出端就以高电平1与其对应实现8421BCD编码。当9个输入端输入全为0时，4个输出端输出也全为0，代表输入十进制数0的8421BCD编码输出。3.32译码器1.8421BCD码→10进制译码器把BCD码翻译成10个十进制数字信号的电路，称为二-十进制译码器。-十进制译码器的输入是十进制数R的4位二进制BCD码，分别用As、A2、Ai、A表示；输出的是与10个十进制数字相应的10个信号，用YgY.表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。8421BCD码-十进制码译码器的CC4028真值表如表3.10所示表中左边是输入的8421BCD码，右边是译码输出。其中1010～1111共6种状态没有使用，是无效状态，在正常工作状态下不会出现，化简时可以作为随意项处理。对1010～1111这6种状态作为随意项处理后，虽然输出函数及相应的逻辑电路得到了简化，但输入信号As、Az、Ai、Ac必须遵守约束条件，即不能输入10101111这6种代码，否则就会出现错误的输出
《数字电子技术基础》教案 第三 章 74HC147；8 线-3 线优先编码器常见的型号为 74HC148、CC4532；下面以 CMOS 中规模集成电路 CC40147 为例介绍 8421BCD 码优先编码器的功能。 10 线-4 线 8421BCD 码优先编码器 CC40147 引脚图如图 3.11 所示,其真值表如表 3.9 所示。其中第 15 脚 NC 为空脚。CC40147 优先编码器有 9 个输入端和 4 个输出端。某个输入端为“1”,代表输入某一 个十进制数。当 9 个输入端全为”0”时,代表输入的是十进制数 0。4 个输出端反映输入十进制数的 BCD 码编码输出。 图 3.11 10 线-4 线 8421BCD 优先编码器 CC40147 的引脚图 表 3.9 优先编码器 CC40147 的真值表 D1 D2 D3 D4 D5 D6 D7 D8 D9 D C B A 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 CC40147 优先编码器的输入端和输出端都是高电平有效,即当某个输入端输入高电平 1 时,4 个输出 端就以高电平 1 与其对应实现 8421BCD 编码。当 9 个输入端输入全为 0 时,4 个输出端输出也全为 0,代 表输入十进制数 0 的 8421BCD 编码输出。 3.32 译码器 1.8421 BCD 码→10 进制译码器 把 BCD 码翻译成 10 个十进制数字信号的电路,称为二-十进制译码器。 二-十进制译码器的输入是十进制数 R 的 4 位二进制 BCD 码,分别用 A3、A2、A1、A0表示；输出的是 与 10 个十进制数字相应的 10 个信号，用 Y9~Y0表示。由于二-十进制译码器有 4 根输入线，10 根输出 线，所以又称为 4 线-10 线译码器。8421BCD 码-十进制码译码器的 CC4028 真值表如表 3.10 所示。 表中左边是输入的 8421BCD 码,右边是译码输出。其中 1010～1111 共 6 种状态没有使用,是无效状 态,在正常工作状态下不会出现,化简时可以作为随意项处理。对 1010～1111 这 6 种状态作为随意项处 理后,虽然输出函数及相应的逻辑电路得到了简化,但输入信号 A3、A2、A1、A0 必须遵守约束条件,即不 能输入 1010～1111 这 6 种代码,否则就会出现错误的输出
《数字电子技术基础》教案第三在中规模集成二-十进制译码器CC4028/74HC154中，对BCD码采用了完全译码方案，即输出函数没有利用随意项化简。这样做的好处是，输入端代码出现无效状态时，译码器不予响应，各个输入信号之间没有约束。采用完全译码方案的输出函数，可直接由真值表3.10写出，分别为：Y。 = A, A, A, AY=AAAAY,=AAAA.Y = A,AAAoY =AAAA Y, =AAAA Y=AAAA.Y, = AAAA0Y = A, A,A,A。 Y, = A,A, A,A由这些表达式画出逻辑图如图3.12所示。如果要输出为反变量，即为低电平有效则只需将图3.12所示电路中的10个与门换成与非门即可。表3.104线-10线CC4028/74HC154的真值表检入特通AAAAY,Y.YYaYYYL00o.06000000-0-0-0-00oo001o60000-eoo1输入编以高电平编会00-000006的BCD别，对换递o0000000!#Y驰山000O00o1oO0010o000Un--oo400Oao-aa60o90o00-00000--0X-xxxx这种状态晚无餐状-0-X-+X.xXx2瑞品品准1-o0XXxXxxX.01xxx1xxx.xxxX-:-。x++xxxxxx+xXXX1PYAOA
《数字电子技术基础》教案 第三 章 在中规模集成二-十进制译码器 CC4028/74HC154 中,对 BCD 码采用了完全译码方案,即输出函数没 有利用随意项化简。这样做的好处是,输入端代码出现无效状态时,译码器不予响应,各个输入信号之间 没有约束。 采用完全译码方案的输出函数,可直接由真值表 3.10 写出,分别为: Y0 = A3 A2 A1 A0 Y1 = A3 A2 A1A0 Y2 = A3 A2A1A0 Y3 = A3 A2A1A0 Y4 = A3A2 A1A0 Y5 = A3A2 A1A0 Y6 = A3A2A1A0 Y7 = A3A2A1A0 Y8 = A3 A2 A1A0 Y9 = A3 A2 A1A0 由这些表达式画出逻辑图如图 3.12 所示。 如果要输出为反变量,即为低电平有效则只需将图 3.12 所示电路中的 10 个与门换成与非门即可