《数字电子技术基础》课程教学资源（教案讲义）第6章半导体存储器与可编程逻辑器件.docx_大学文库

课时章节或第六章半导体存储器和可编程逻辑器件课题名称半导体存储器是当今数字系统中不可缺少的部件，它用于存储各种程序，数据和资料。按照内部信息的存取方式的不同，可分为只读存储器(ROM)和随机存取存储器（RAM)两大类。本章主要介绍ROM、PROM、EPROM、E2PROM和FLASH（闪速存储器）等不同类型ROM的工作原理和性能特点。同时介绍SRAM（静态随机存取存储器）和DRAM（动态随机存取存储器）的工作原理和特教学内容点，存储容量的扩展方法。关于PLD（可编程逻辑器件）的内容，本章先介绍了它的结构、工作原理及应用，包括早期的FPLA（现场可编程逻辑阵列）、PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)的结构、工作原理和使用方法。然后重点介绍近代ISP一PLD（在系统可编程逻辑器件）和FPGA（现场可编程门阵列）的结构特点、工作原理和编程方法1.熟悉ROM、RAM的不同类型，了解相应的电路结构及工作原理。2.掌握ROM与RAM的区别及扩展存储容量的方法。3.掌握阵列图的使用方法及用存储器设计组合逻辑电路的方法。4.了解PLA、PAL、GAL的基本结构、工作原理，熟悉不同类型GAL的教学目标特点。5．熟悉PLD器件的开发过程，了解可编程逻辑语言ABEL一HDL的应用。6.了解FPGA的基本结构、工作原理、编程配置及工作模式。7.掌握FPGA的主要特点及FPGA芯片设计的过程。教学重点1.每类存储器的主要特点及扩展接法2.各种PLD在逻辑功能上的共同特点教学要点3.PLD的分类及各自的特点及难点教学难点1.用存储器设计组合逻辑电路的方法2.采用PLD设计逻辑电路时需要使用哪些开发工具充分利用“EDA（电子设计自动化）实验箱”与“PLD编程软件”，先1.教学方法与对待设计的时序逻辑电路进行编程，再对结果进行仿真。教学手段2.充分利用数电实验箱与存储器芯片，先进行“组合逻辑电路设计”，再说明对结果进行测试6.1概述6.2ROM（只读存储器）6.3RAM（随机存取存储器）教学时间SAM（顺序存取存储器）6.4安排6.5PLD可编程组合逻辑器件6.6FPGA（现场可编程门阵列）6.7FPGA的应用举例1

1 课时章节或课题名称第六章半导体存储器和可编程逻辑器件教学内容半导体存储器是当今数字系统中不可缺少的部件，它用于存储各种程序，数据和资料。按照内部信息的存取方式的不同，可分为只读存储器(ROM) 和随机存取存储器(RAM)两大类。本章主要介绍 ROM、PROM、EPROM、E2PROM 和 FLASH(闪速存储器)等不同类型 ROM 的工作原理和性能特点。同时介绍 SRAM(静态随机存取存储器)和 DRAM(动态随机存取存储器)的工作原理和特点，存储容量的扩展方法。关于 PLD(可编程逻辑器件)的内容，本章先介绍了它的结构、工作原理及应用，包括早期的 FPLA(现场可编程逻辑阵列)、 PAL(可编程阵列逻辑)和 GAL(通用阵列逻辑)的结构、工作原理和使用方法。然后重点介绍近代 ISP－PLD（在系统可编程逻辑器件）和 FPGA(现场可编程门阵列)的结构特点、工作原理和编程方法教学目标 1. 熟悉 ROM、RAM 的不同类型，了解相应的电路结构及工作原理。 2. 掌握 ROM 与 RAM 的区别及扩展存储容量的方法。 3. 掌握阵列图的使用方法及用存储器设计组合逻辑电路的方法。 4. 了解 PLA、PAL、GAL 的基本结构、工作原理，熟悉不同类型 GAL 的特点。 5. 熟悉 PLD 器件的开发过程，了解可编程逻辑语言 ABEL－HDL 的应用。 6. 了解 FPGA 的基本结构、工作原理、编程配置及工作模式。 7. 掌握 FPGA 的主要特点及 FPGA 芯片设计的过程。教学要点及难点教学重点 1. 每类存储器的主要特点及扩展接法 2. 各种 PLD 在逻辑功能上的共同特点 3. PLD 的分类及各自的特点教学难点 1. 用存储器设计组合逻辑电路的方法 2. 采用 PLD 设计逻辑电路时需要使用哪些开发工具教学方法与教学手段说明 1. 充分利用“EDA（电子设计自动化）实验箱”与“PLD 编程软件”，先对待设计的时序逻辑电路进行编程，再对结果进行仿真。 2. 充分利用数电实验箱与存储器芯片，先进行“组合逻辑电路设计”，再对结果进行测试教学时间安排 6.1 概述 6.2 ROM(只读存储器) 6.3 RAM (随机存取存储器) 6.4 SAM(顺序存取存储器) 6.5 PLD 可编程组合逻辑器件 6.6 FPGA(现场可编程门阵列) 6.7 FPGA 的应用举例

CMOSSAM顺一按照一定的顺序存取存储器，有PMOS序存取存先入先出型(FIFO)和先入后出型2.DRAM储器）NMOS(FILO)两种（动态存储器）CMOS6.1.2半导体存储器的主要技术指标半导体存储器的主要技术指标有存储容量和存取时间。1.存储容量指存储器所能存放二进制信息的总量，常用“字数×位数”来表示。容量越大，表明能存储的二进制信息越多。2.存取时间指进行一次(写)存或(读)取所用的时间，一般用读(或写)的周期来描述。读写周期（存取周期)指连续两次读（或写）操作的最短时间间隔，读写周期包括读（写）时间和内部电路的恢复时间。读写周期越短，则存储器的存储速度越高。6.2ROM(只读存储器）根据存储内容写入方式和能否改写的不同，只读存储器可分为固定ROM掩模ROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(E?PROM)和快闪存储器(FlashMemory)等几种类型。6.2.1固定ROM(掩模只读存储器）固定只读存储器在制造时由生产厂家利用掩模技术直接把数据写入存储器中，ROM制成后，其中的数据也就固定，即存储器中的内容用户不能改变只能读出。这类存储器结构简单、集成度高、价格便宜，一般大批量生产。ROM的电路结构包括地址译码器、存储单元矩阵和输出缓冲器3部份，如图6.2所示。地址译码器的作用是将输入地址代码译成相应的控制信号。2→4Wo地址译码电路A,ROM4X4W,W[0]An[1]A-WFA[2]A[3]A存储印D,DDDe(b)(a)图6.2(a)4X4ROM电路结构(b)4X4ROM电路符号图中地址代码Ao、Ar，经过地址译码器后输出WoW3高电平有效的“字线”，可选择存储矩阵中的22个字。存储单元矩阵实际上是一个编码器，编码器中和字线相交的线称为位线，字线与位线构成矩阵。当地址译码器的输出线中有一条为高电平时，编码器的“或阵列”中和该输出为高电平字线相交的每条位线上将输出一个二值代码。通常，把每条位线上输出的二值代码称为一个“位”把与高电平字线相交的所有数据线（位线)输出的二值代码称为一个“字”。“位”线上的输出将进入输出缓冲器，输出缓冲器的作用：①提高存储器的带负载能力，使输出电平与CMOS电路的逻辑电平匹配：②利用缓冲器的三态控制功能便于将存储器的输出端与系统的数据总线直接相连。如图6.3所示，存储矩阵中的每个存储单元可以利用二极管、晶体管、熔丝或其他存储元件构4

4 SAM( 顺序存取存储器) 按照一定的顺序存取存储器，有先入先出型(FIFO)和先入后出型 (FILO)两种 CMOS 2.DRAM PMOS (动态存储器) NMOS CMOS 6.1.2 半导体存储器的主要技术指标半导体存储器的主要技术指标有存储容量和存取时间。 1. 存储容量指存储器所能存放二进制信息的总量，常用“字数×位数”来表示。容量越大，表明能存储的二进制信息越多。 2. 存取时间指进行一次(写)存或(读)取所用的时间，一般用读(或写)的周期来描述。读写周期(存取周期)指连续两次读(或写)操作的最短时间间隔，读写周期包括读(写)时间和内部电路的恢复时间。读写周期越短，则存储器的存储速度越高。 6.2 ROM(只读存储器) 根据存储内容写入方式和能否改写的不同，只读存储器可分为固定 ROM(掩模 ROM)、可编程 ROM(PROM)、可擦除可编程 ROM(EPROM)、电可擦除可编程 ROM(E2PROM)和快闪存储器(Flash Memory)等几种类型。 6.2.1 固定 ROM(掩模只读存储器) 固定只读存储器在制造时由生产厂家利用掩模技术直接把数据写入存储器中，ROM 制成后，其中的数据也就固定，即存储器中的内容用户不能改变只能读出。这类存储器结构简单、集成度高、价格便宜，一般大批量生产。ROM 的电路结构包括地址译码器、存储单元矩阵和输出缓冲器 3 部份，如图 6.2 所示。地址译码器的作用是将输入地址代码译成相应的控制信号。图中地址代码 A0、A1，经过地址译码器后输出 W0～W3 高电平有效的“字线”，可选择存储矩阵中的 2 2 个字。存储单元矩阵实际上是一个编码器，编码器中和字线相交的线称为位线，字线与位线构成矩阵。当地址译码器的输出线中有一条为高电平时，编码器的“或阵列”中和该输出为高电平字线相交的每条位线上将输出一个二值代码。通常，把每条位线上输出的二值代码称为一个“位”，把与高电平字线相交的所有数据线(位线)输出的二值代码称为一个“字”。“位”线上的输出将进入输出缓冲器，输出缓冲器的作用：①提高存储器的带负载能力，使输出电平与 CMOS 电路的逻辑电平匹配；②利用缓冲器的三态控制功能便于将存储器的输出端与系统的数据总线直接相连。如图 6.3 所示，存储矩阵中的每个存储单元可以利用二极管、晶体管、熔丝或其他存储元件构图 6.2 (a) 4×4ROM 电路结构 (b) 4×4ROM 电路符号

成，该图为二极管构成的具有两位地址输入码和四位数据输出的ROM电路。VecWWWB区区A地址译码（与门）?衣0??3KKWWWWo饭D,D?TDD2饭?DD我衣一KDDo吉(b)(a)图6.3（a）利用二极管矩阵构成的两位输入码的ROM电路(b)ROM简化表示地址译码器是一个“与阵列”逻辑结构，二输入信号A,A。可以构成(00、01、10、11)4个不同的地址，将这4个地址代码分别译成Wo～W3高电平有效“字线”。存储单元阵列是一个由二极管组成的“或阵列”编码器，字线和位线的每个交叉点是一个存储单元，交叉点处接在二极管时相当于存数据“1”，否则，相当于存数据“0”，如图6.3(a)所示。当AA0=00时，字线Wo=1，称作字线Wo被选中；其他字线为0。字线Wo的高电平加到下面的两个“或门”上，使得DD2输出高电平，D2Ds输出低电平，即D:D2DiDo=0011。因此，在00字单元中存放着一个4位字Wo，Wo的值为0011。当A,A2=01时，字线Wi为高电平，字线Wi的高电平加到下面的三个“或门”上，使得D2DiDo=111，即相当于存入数据“7”。同理可得W2=1001，W3=1111，如表6.3所示。表6.3图6.3(a)ROM中存放的数据地址存储数据AiD3D2DiAoDo000001I1101110100111111为了简化ROM的电路，可以将图6.3(a)电路中的“与一或”矩阵交叉点有存储元件处加黑点，无存储元件处不加黑点，将电源、电阻、二极管（或三极管、MOS管）等元器件省略简化成图6.3(b）所示的ROM图。这种简化图称为“ROM阵列逻辑图”。6.2.2PROM、EPROM、E?PROM可编程只读存储器1.PROM（只能写入一次的只读存储器）PROM即可编程ROM。其电路结构与固定只读存储器一样，也是由地址译码器、存储矩阵和输出部份组成。但是其存储矩阵的所有的交叉点上全部制作了存储器件，相当于所有的存储单元内都存入数据“1”。存储器件的原理图和PROM的符号分别如图6.4(a)(b)(c)所示。图中，存储器由一只5

5 成，该图为二极管构成的具有两位地址输入码和四位数据输出的 ROM 电路。地址译码器是一个“与阵列”逻辑结构，二输入信号 A1A0 可以构成(00、01、10、11)4 个不同的地址，将这 4 个地址代码分别译成 W0～W3 高电平有效“字线”。存储单元阵列是一个由二极管组成的“或阵列”编码器，字线和位线的每个交叉点是一个存储单元，交叉点处接在二极管时相当于存数据“1”，否则，相当于存数据“0”，如图 6.3(a)所示。当 A1A0=00 时，字线 W0=1，称作字线 W0 被选中；其他字线为 0。字线 W0 的高电平加到下面的两个“或门”上，使得 D1D2 输出高电平， D2D3 输出低电平，即 D3D2D1D0=0011。因此，在 00 字单元中存放着一个 4 位字 W0，W0 的值为 0011。当 A1A2=01 时，字线 W1 为高电平，字线 W1 的高电平加到下面的三个“或门”上，使得 D2D1D0=111，即相当于存入数据“7”。同理可得 W2=1001，W3=1111，如表 6.3 所示。表 6.3 图 6.3(a) ROM 中存放的数据地址存储数据 A1 A0 D3 D2 D1 D0 0 0 0 1 1 0 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 1 为了简化 ROM 的电路，可以将图 6.3(a)电路中的“与－或”矩阵交叉点有存储元件处加黑点，无存储元件处不加黑点，将电源、电阻、二极管(或三极管、MOS 管)等元器件省略简化成图 6.3(b) 所示的 ROM 图。这种简化图称为“ROM 阵列逻辑图”。 6.2.2 PROM、EPROM、E 2PROM 可编程只读存储器 1. PROM(只能写入一次的只读存储器) PROM 即可编程 ROM。其电路结构与固定只读存储器一样，也是由地址译码器、存储矩阵和输出部份组成。但是其存储矩阵的所有的交叉点上全部制作了存储器件，相当于所有的存储单元内都存入数据“1”。存储器件的原理图和 PROM 的符号分别如图 6.4(a)(b)(c)所示。图中，存储器由一只图 6.3 (a) 利用二极管矩阵构成的两位输入码的 ROM电路 (b) ROM 简化表示

三极管（或二极管）和串接在发射极（或负极)的快速熔断丝组成。写入数据时只要设法将存入“0”数据的那些存储单元的熔丝烧断就行了。一经编程写入后，存储单元的数据就永久性的无法再更改。在实际应用中，写入PROM中的数据是通过专用编程器自动完成的，每个PROM只能写入一次。一个三态输出的1024×4位PROM的电路符号如图6.4(c)所示，每个外引线上侧的数字是引脚号。PROM1kX4字线-字线Vec（14)[1A3UjAYAr023(2/AVT[3]A>格丝9熔丝151A位线位线1(b)(a)(c)图6.4(a)(b）熔丝型PROM的存储单元(c)PROM的电路符号举例2.EPROM(可擦除可编程只读存储器）可擦除可编程ROM可以多次擦除多次编程，适合于需要经常修改存储内容的场合。根据擦除方式的不同，可分为紫外线可擦除可编程ROM和电信号可擦除可编程ROM。一般提到EPROM，是指在紫外线照射下能擦除其存储内容的ROM。上世纪80年代问世的快闪存储器(FlashMemory称为“闪存”）是一种电信号可擦除可编程ROM。EPROM存储单元采用“叠栅注入MOS管”，其存储一位信息的结构逻辑符号和构成的存储单元如图6.5(a)(b)(c)所示。从图6.5(a)知，SiMOS管有两个重叠的栅极，上面的栅极G。称为控制栅极，与字线相连，控制读出和写入，下面的栅极Gr称为浮栅，埋在SO2绝缘层内，处于电悬浮状态，不与外部导通，注入电荷后可长期保存。EPROM芯片封装出厂时，所有存储单元的浮栅均无电荷，可认为全部存储了“1”数据。要写入“0”数据，即用户编程时，必须在SiMOS管的漏、栅之间加上约25V的高电压，这时发生雪崩击穿现象，产生大量的高能电子。若同时在控制栅极Gc上加(25V、50ms)的高压正脉冲，则在Gc字线位线P(b)(c)(a)图6.5(a)SiMOS管的结构(b)逻辑符号(c)EPROM存储单元正脉冲电压的吸引下，部分高能电子穿过S:O2层到达浮栅，被浮栅俘获，浮栅注入电荷，注入电荷后的浮栅可看作写入“0”，而原来没有注入电荷的浮栅相当于为“1”。当高压去掉以后，由于浮栅被高电压包围，电子很难泄漏，所以可以长期保存。在正常工作时，栅极G。加+5V电压，该SiMOS管不导通，所存储的内容只能读出，不能写入。但是当紫外线照射SiMOS管时，浮栅上的电子形成光电流而泄放，又恢复到编程前状态，即将其存储的内容擦除。6

6 三极管(或二极管)和串接在发射极(或负极)的快速熔断丝组成。写入数据时只要设法将存入“0”数据的那些存储单元的熔丝烧断就行了。一经编程写入后，存储单元的数据就永久性的无法再更改。在实际应用中，写入 PROM 中的数据是通过专用编程器自动完成的，每个 PROM 只能写入一次。一个三态输出的 1024×4 位 PROM 的电路符号如图 6.4(c)所示，每个外引线上侧的数字是引脚号。 2. EPROM(可擦除可编程只读存储器) 可擦除可编程 ROM 可以多次擦除多次编程，适合于需要经常修改存储内容的场合。根据擦除方式的不同，可分为紫外线可擦除可编程 ROM 和电信号可擦除可编程 ROM。一般提到 EPROM，是指在紫外线照射下能擦除其存储内容的 ROM。上世纪 80 年代问世的快闪存储器(Flash Memory 称为“闪存”)是一种电信号可擦除可编程 ROM。 EPROM 存储单元采用“叠栅注入 MOS 管”，其存储一位信息的结构逻辑符号和构成的存储单元如图 6.5(a)(b)(c)所示。从图 6.5(a)知，SiMOS 管有两个重叠的栅极，上面的栅极 Gc 称为控制栅极，与字线相连，控制读出和写入，下面的栅极 Gf 称为浮栅，埋在 SiO2 绝缘层内，处于电悬浮状态，不与外部导通，注入电荷后可长期保存。 EPROM 芯片封装出厂时，所有存储单元的浮栅均无电荷，可认为全部存储了“1”数据。要写入“0”数据，即用户编程时，必须在 SiMOS 管的漏、栅之间加上约 25V 的高电压，这时发生雪崩击穿现象，产生大量的高能电子。若同时在控制栅极 Gc上加(25V、50ms)的高压正脉冲，则在 Gc 正脉冲电压的吸引下，部分高能电子穿过 SiO2 层到达浮栅，被浮栅俘获，浮栅注入电荷，注入电荷后的浮栅可看作写入“0”，而原来没有注入电荷的浮栅相当于为“1”。当高压去掉以后，由于浮栅被高电压包围，电子很难泄漏，所以可以长期保存。在正常工作时，栅极 Gc加+5V 电压，该 SiMOS 管不导通，所存储的内容只能读出，不能写入。但是当紫外线照射 SiMOS 管时，浮栅上的电子形成光电流而泄放，又恢复到编程前状态，即将其存储的内容擦除。图 6.4 (a)(b) 熔丝型 PROM 的存储单元 (c) PROM 的电路符号举例图 6.5 (a) SiMOS 管的结构 (b)逻辑符号 (c)EPROM存储单元 (a) (b) (c)

在实际应用中，利用专门的编程器和擦除器对芯片进行写入和擦除操作，擦除达到一定次数后，S:O2绝缘层将永久性击穿，芯片损坏，所以应尽量减少重写次数。同时应注意用保护膜遮盖窗口，防止受到阳光或日光灯照射，引起芯片内的内容丢失。3.E-PROM（电擦除可编程存储器）为了克服EPROM擦除操作复杂，速度慢，不能按“位”擦除，只能进行整体擦除的缺点，种用低压电信号便可控除的E2PROM便问世，它有28-系列，28C-系列，如28C256等。E2PROM存储单元采用浮栅隧道氧化层MOS管（即Flotox管），结构和存储单元分别如图6.6(a)(b)所示。GDSsio字线ID时DI:G4L.1位线隧道区图6.6(a）浮栅隧道氧化层MOS管(b)E?PROM的存储单元Flotox管与前述SiMOS管的区别是：Flotox管的浮栅与漏极之间有一个极薄（厚度在20nm以下）的氧化层区域（称作隧道区）。当漏极接地，控制栅加上足够高的电压，隧道区的电场强度足够大时（大于10MV/cm），漏极和浮栅间将出现导电隧道，电子可穿过绝缘层到达浮栅，向浮栅注入电流，使浮栅带上负电荷，这种现象称为“隧道效应”。反之，控制栅接地，漏极接上正的高电压，与上述过程相反，浮栅放电，电荷将泄漏掉。因此，利用浮栅是否存有负电荷能区分浮栅存储“1”和“0”的数据。根据存储单元Flotox管的各电极所加的电压不同，有读出、写入和擦除3种不同的工作状态。如图6.6(b)所示，读出时，控制栅极加+3V以上的电压，字线供给+5V电压，这时T2管导通，若浮栅上存有负电荷（Flotox管的浮栅上充有负电荷代表存储单元存储的数据为“1”），则在“位线”上可读出“1”，否则读出“0”。写入时，在要写入“0“的存储单元的控制栅加低电平，同时相应的字线和位线上加20V左右，10ms宽的正脉冲，使浮栅上存储的电荷通过隧道泄漏掉，即完成了写入“0”的操作。擦除时，漏极按低电平，控制栅和要擦除的单元的字线上加20V，10ms宽的正脉冲，即可使存储单元恢复到写入“0”以前的状态，完成擦除操作。E"PROM的优点是：编程和擦除都是利用电信号完成的，所需电流小，可以不需要专门的编程器和擦写器，可一次全部擦除，也可按位擦除，适用于科研或试验等场合。一般的E2PROM芯片可擦写1×102～1×104次，数据可保存5～10年。4.Flash（快省存储器）快省存储器(Flash)实质上是一种快速擦除的E2PROM，俗称“U盘”。其电路结构和存储单元分别如图6.7(a)(b)所示。与图6.6(a)的不同点是：.Flash的浮栅与衬底间氧化层厚度更薄(E"PROM的厚度为3040nm，.Flash的厚度为10～15nm），而且浮栅与源区重叠部分由源区横向扩散形成，面积极小，使得浮栅与源区间的电容比浮栅与控制栅极间的电容小得多，使得快省存储器在性能上比E?PROM更好。DSio字线LMXGr?VeLp位线隧道区

7 在实际应用中，利用专门的编程器和擦除器对芯片进行写入和擦除操作，擦除达到一定次数后， SiO2 绝缘层将永久性击穿，芯片损坏，所以应尽量减少重写次数。同时应注意用保护膜遮盖窗口，防止受到阳光或日光灯照射，引起芯片内的内容丢失。 3. E 2PROM(电擦除可编程存储器) 为了克服 EPROM 擦除操作复杂，速度慢，不能按“位”擦除，只能进行整体擦除的缺点，一种用低压电信号便可控除的 E 2PROM 便问世，它有 28-系列，28C-系列，如 28C256 等。 E 2PROM存储单元采用浮栅隧道氧化层MOS管(即Flotox管)，结构和存储单元分别如图6.6(a)(b) 所示。 Flotox 管与前述 SiMOS 管的区别是：Flotox 管的浮栅与漏极之间有一个极薄(厚度在 20nm 以下)的氧化层区域(称作隧道区)。当漏极接地，控制栅加上足够高的电压，隧道区的电场强度足够大时(大于 10MV/cm)，漏极和浮栅间将出现导电隧道，电子可穿过绝缘层到达浮栅，向浮栅注入电流，使浮栅带上负电荷，这种现象称为“隧道效应”。反之，控制栅接地，漏极接上正的高电压，与上述过程相反，浮栅放电，电荷将泄漏掉。因此，利用浮栅是否存有负电荷能区分浮栅存储“1”和“0” 的数据。根据存储单元 Flotox 管的各电极所加的电压不同，有读出、写入和擦除 3 种不同的工作状态。如图 6.6(b)所示，读出时，控制栅极加+3V 以上的电压，字线供给+5V 电压，这时 T2 管导通，若浮栅上存有负电荷(Flotox 管的浮栅上充有负电荷代表存储单元存储的数据为“1” )，则在“位线”上可读出“1”，否则读出“0”。写入时，在要写入“0‘的存储单元的控制栅加低电平，同时相应的字线和位线上加 20V 左右，10ms 宽的正脉冲，使浮栅上存储的电荷通过隧道泄漏掉，即完成了写入 “0”的操作。擦除时，漏极按低电平，控制栅和要擦除的单元的字线上加 20V，10ms 宽的正脉冲，即可使存储单元恢复到写入“0”以前的状态，完成擦除操作。 E 2PROM 的优点是：编程和擦除都是利用电信号完成的，所需电流小，可以不需要专门的编程器和擦写器，可一次全部擦除，也可按位擦除，适用于科研或试验等场合。一般的 E 2PROM 芯片可擦写 1×102～1×104 次，数据可保存 5～10 年。 4. Flash(快省存储器) 快省存储器(Flash)实质上是一种快速擦除的 E 2PROM，俗称“U 盘”。其电路结构和存储单元分别如图 6.7(a)(b)所示。与图 6.6(a)的不同点是：.Flash 的浮栅与衬底间氧化层厚度更薄(E2PROM 的厚度为 30～40nm，.Flash 的厚度为 10～15nm)，而且浮栅与源区重叠部分由源区横向扩散形成，面积极小，使得浮栅与源区间的电容比浮栅与控制栅极间的电容小得多，使得快省存储器在性能上比 E 2PROM 更好。图 6.7 (a) 快省存储器的叠栅图 (b) 快省存储器的存储单元图 6.6 (a) 浮栅隧道氧化层 MOS 管 (b) E2PROM 的存储单元

③画出相应的EPROM阵列图(如图6.9所示)6.3RAM（随机存取存储器）RAM(读/写存储器），即随机存取存储器，可以看作是由许多基本的寄存器组合起来构成的大规模集成电路。基本寄存器相当于是暂存处，RAM则相当于是由许多暂存处构成的大仓库。与ROM相比较，RAM的优点是：读/写方便，使用灵活；其缺点是易失性，一旦停电，存储的内容便全部丢失。按照工作原理的不同，RAM可分为SRAM(静态随机存取存储器）和DRAM(动态随机存取存储器）两种类型。动态随机存取存储器。存储单元结构简单，它所能达到的集成度远高于静态存储器，但存取速度比静态存储器慢，常用作计算机中的主存，而静态存储器则用作计算机中的高速缓存存储器。※6.3.1集成RAM的基本结构和工作原理常用的SRAM集成芯片有2114(1K×4位），6116(2K×8位），6264(8K×8位），62128(16K×8位）和62256(32K×8位）等。1024×4位的MOS静态RAM集成芯片2114的框图如图6.10所示，对应的控制、输入/输出的真值表如表6.5RAM单元阵列2所示。行选择码器地址64行×16列×8缓冲从结构框图上看，引脚线包括地址线、数新人（有1024个每4位据线和控制线三组线。A～Ag为10条地址线组的存储场所）表明有2=1024=1K字；D～D.为4条数据线，表明每字有4位，容量为1K×4位。控制线包给入病出款据（4×16）输入/输出输入输出选择器括片选信号CS和读/写信号线R/W。当片选数据控制216信号CS=1时，芯片处于维持状态，数据线列选择数据[121D～D为高阻浮置状态，不能对该芯片进行读、缓冲器写操作。当片选信号CS=0时，该芯片被选中，++个AAAA处于工作状态，即可对该芯片进行读、写操作。地址输入当CS=0时，同时R/W=1时，执行读操作。RAM2114的框图图6.10表6.5真值表控制输入输入/输出数据线动作CEVOWE-x商阻未被选000“0”的写入001“1”的写入01数据读出当CS=0，同时R/W=O时，执行写操作。RAM中的存储单元通常都排列成矩阵形式，称为存储矩阵。地址译码采用行、列双译码方式，地址码分成两部分分别送到行、列译码器，由行和列两个译码器分别完成译码。地址线Ao～As进行列译码，可选中Y～Y1s共16列中的一列。地址线A～Ag进10

10 ⑤画出相应的 EPROM 阵列图(如图 6.9 所示) 6.3 RAM (随机存取存储器) RAM(读/写存储器)，即随机存取存储器，可以看作是由许多基本的寄存器组合起来构成的大规模集成电路。基本寄存器相当于是暂存处，RAM 则相当于是由许多暂存处构成的大仓库。与 ROM 相比较，RAM 的优点是：读/写方便，使用灵活；其缺点是易失性，一旦停电，存储的内容便全部丢失。按照工作原理的不同，RAM 可分为 SRAM(静态随机存取存储器)和 DRAM(动态随机存取存储器)两种类型。动态随机存取存储器。存储单元结构简单，它所能达到的集成度远高于静态存储器，但存取速度比静态存储器慢，常用作计算机中的主存，而静态存储器则用作计算机中的高速缓存存储器。 ※6.3.1 集成 RAM 的基本结构和工作原理常用的 SRAM 集成芯片有 2114(1K×4 位)，6116(2K×8 位)，6264(8K×8 位)，62128(16K×8 位)和 62256(32K×8 位)等。1024×4 位的 MOS 静态 RAM 集成芯片 2114 的框图如图 6.10 所示，对应的控制、输入/输出的真值表如表 6.5 所示。从结构框图上看，引脚线包括地址线、数据线和控制线三组线。A0～A9 为 10 条地址线，表明有 2 10=1024=1K 字；D1～D4 为 4 条数据线，表明每字有 4 位，容量为 1K×4 位。控制线包括片选信号 CS 和读/写信号线 R W 。当片选信号 CS =1 时，芯片处于维持状态，数据线 D1～D4 为高阻浮置状态，不能对该芯片进行读、写操作。当片选信号 CS =0 时，该芯片被选中，处于工作状态，即可对该芯片进行读、写操作。当 CS =0 时，同时 R W =1 时，执行读操作。当 CS =0，同时 R W =0 时，执行写操作。RAM 中的存储单元通常都排列成矩阵形式，称为存储矩阵。地址译码采用行、列双译码方式，地址码分成两部分分别送到行、列译码器，由行和列两个译码器分别完成译码。地址线 A0～A3 进行列译码，可选中 Y0～Y15 共 16 列中的一列。地址线 A4～A9 进表 6.5 真值表图 6.10 A3 A2 A1 A0

《数字电子技术基础》课程教学资源（教案讲义）第6章 半导体存储器与可编程逻辑器件

《数字电子技术基础》课程教学资源（教案讲义）第6章半导体存储器与可编程逻辑器件