点击切换搜索课件文库搜索结果(29)
文档格式:PPT 文档大小:4.8MB 文档页数:54
◼10.1 典型DSP板的硬件设计 ◼ 10.1.1 概述 ◼ 10.1.2基本电路模块 ◼ 10.1.3 FLASH电路模块 ◼ 10.1.4 SDRAM电路模块 ◼ 10.1.5 数模转换电路 ◼ 10.1.6 SD卡接口电路 ◼ 10.1.7 USB接口电路 ◼ 10.1.8 自启动电路模块 ◼10.2 CPLD电路模块设计 ◼10.3 DSP板测试程序 ◼10.4 综合设计实例1: 自适应系统辨识 ◼10.5 综合设计实例2: 数字式有源抗噪声耳罩
文档格式:PPT 文档大小:6.49MB 文档页数:51
3.1 概述 3.1.1 可编程逻辑器件的发展历程 3.1.2 可编程逻辑器件的分类 3.2 简单PLD原理
文档格式:PPT 文档大小:4.63MB 文档页数:59
1.1 About Digital Design(关于 “ 数字设计 ”) 1.2 Analog versus Digital(模拟与数字) 1.3 Digital Devices(数字器件) 1.4 Electronic Aspects of Digital Design(数字设计的电子技术) 1.5 Software Aspects of Digital Design(数字设计的软件技术) 1.6 Integrated Circuits(集成电路,IC) 1.7 Programmable Logic Devices(可编程逻辑器件)  Programmable Logic Array(PLA, 可编程逻辑阵列)  Programmable Array Logic (PAL, 可编程阵列逻辑)  Programmable Logic Device(PLD, 可编程逻辑器件)  Complex PLD (CPLD, 复杂可编程逻辑器件)  Field-Programmable Gate Array(FPGA, 现场可编程门阵列) Digital Logic Design and Application (数字逻辑设计及应用) 1.8 Application-Specific ICs[专用集成电路(ASIC)] 1.9 Printed-Circuit Boards(PCB, 印制电路板) 1.10 Digital Design Levels(数字设计层次)  Device Physics Level (器件物理层)  IC Manufacturing Process Level(IC 制造过程级)  Transistor Level (晶体管级)  Gates Structure Level (门电路结构级)  Logic Design Level (逻辑设计级)  Overall System Design(整体系统设计) Digital Logic Design and Application (数字逻辑设计及应用)
文档格式:PDF 文档大小:229.75KB 文档页数:13
北方工业大学:电气工程及其自动化《CPLD原理及应用》课程教学大纲
文档格式:PPT 文档大小:3.11MB 文档页数:32
• 可编程逻辑器件的发展进程和分类 • 复杂可编程逻辑器件(CPLD) • 现场可编程门阵列(FPGA) • 可编程逻辑器件的编程与配置 • 可编程逻辑器件应用选择原则
文档格式:PDF 文档大小:3MB 文档页数:100
基本原则之一:面积和速度的平衡与互换; 基本原则之二:硬件原则; 基本原则之三:系统原则; 基本原则之四:同步设计原则; 基本设计思想与技巧之一:乒乓操作; 基本设计思想与技巧之二:串并转换; 基本设计思想与技巧之三:流水线操作; 基本设计思想与技巧之四:数据接口的同步方法; 常用模块之一:RAM; 常用模块之二:全局时钟资源与时钟锁相环; 常用模块之三:全局复位/置位信号; 常用模块之四:高速串行收发器。 HDL语言的层次含义; ·Coding Style的含义; ·结构层次化编码; ·模块的划分的技巧; 比较判断语句case和if...else的优先级; 慎用锁存器(Latch); ·使用Pipelining方法优化时序; 模块复用与Resource Sharing; 逻辑复制; 香农扩展; 信号敏感表; 复位逻辑; FSM设计的一般型原则; 用Verilog语言设计FSM的技巧; ·CPLD原理与设计方法
文档格式:PPT 文档大小:4.77MB 文档页数:51
◼10.1 典型DSP板的硬件设计 ◼10.2 CPLD电路模块设计 ◼10.3 DSP板测试程序 ◼10.4 综合设计实例1: 自适应系统辨识 ◼10.5 综合设计实例2: 数字式有源抗噪声耳罩
文档格式:PPT 文档大小:2.01MB 文档页数:47
◼10.1 典型DSP板的硬件设计 ◼10.2 CPLD电路模块设计 ◼10.3 DSP板测试程序 ◼10.4 综合设计实例1: 自适应系统辨识 ◼10.5 综合设计实例2: 数字式有源抗噪声耳罩
文档格式:PPT 文档大小:948KB 文档页数:51
2.1 PLD的基本结构和表示方法 2.2 PLD的分类 2.3 GAL器件的结构及特点 2.4 CPLD的结构及特点 2.5 FPGA的结构特点
文档格式:PPT 文档大小:2.75MB 文档页数:47
8. 1 概述 8.2 现场可编程逻辑阵列(FPLA) 8. 3 可编程阵列逻辑(PAL) 8. 4 通用阵列逻辑(GAL) 8. 5 可擦除的可编成逻辑器件(EPLD) 8. 6 复杂的可编程逻辑器件(CPLD) 8. 7 现场可编程门阵列(FPGA) 8. 8 在系统可编程通用数字开关(ispGDS) 8.9 PLD的编程
上页123下页
热门关键字
搜索一下,找到相关课件或文库资源 29 个  
©2008-现在 cucdc.com 高等教育资讯网 版权所有