综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式；

第一章作业 1. Top_Down设计方法主要包括哪几个层 次？分别包含什么内容？ 2. 什么是IP核？学习VHDL与掌握IP核技 术的关系是什么？ 7. FPGA/CPLD的主要优缺点是什么？ ASIC的主要优缺点是什么？

合肥工业大学：《EDA技术与应用》精品课程教学资源（文献资料）Altera FPGA-CPLD设计（基础篇）目录

随着集成工艺的发展，PLD的集成规模已经有了 很大的改变。CPLD就是一种集成度远远高于PAL和 GAL的电路

1、可多次编程、改写、擦除 2、采用CMOS EPROM、 EEPROM、 FLASH和SRAM等编程技术 3、1/0端数和内部触发器多达数百个,集成度远高于PAL和GAL

一、从传统仪器到智能仪器 仪器仪表、智能仪器、重要性认识 二、智能仪器的分类、基本结构与特点 4个层次、2种结构、3个特点 三、推动智能仪器发展的主要技术 传感器,AD,单片机和PC,DSP, FPGA/CPLD,软件,网络与通信 四、《智能仪器设计基础》课程框架

(一)M序列产生实验 一、实验目的 1.了解M序列的性质和特点 2.熟悉M序列的产生方法 3.了解M序列的CPLD实现方法 二、实验仪器设备 HD8670型移动通信实验箱、示波器等

1. 概述 2. PLD的逻辑表示方法和图形符号 3. PLD阵列结构及编程 4. 复杂可编程逻辑器件(CPLD)

6.1 8位加法器的设计 6.2 8位乘法器的设计 6.3 序列检测器的设计 6.4 正负脉宽数控调制信号发生器的设计 6.5 数字频率计的设计 6.6 秒表的设计 6.7 MCS–51单片机与FPGA/CPLD总线接口逻辑设计 6.8 交通灯信号控制器的设计 6.9 语音信箱控制系统的设计 6.10 PID控制器的设计 6.11 空调系统有限状态自动机的设计 6.12 闹钟系统的设计