图10-1异或门逻辑图
表10-1异或门真值表 B C D 0 0 0 0 000 0001 0
辑 依 为题 辑问题及其要求 确定输入输出变 表达式 所需 意要 辑真值表 形求 式化 逻辑电路图 或 卡诺图 简表达 图10-2设计组合逻辑电路的步骤
表10-2多数表决电路真值表 输 入 输出 A0 B 0 F000 0 0 C01010 0 0 0111 1
B 0 0 0|0 图10-3逻辑函数的卡诺图
图10-4逻辑电路图
A ≥1 Y (b) 图10-5存在竞争现象的电路及其可能产生过渡干扰脉冲 〈a)电路;(b)竟争时出现的干扰脉冲;(c)竟争时未出现干扰脉冲
表10-34线-2线编码器功能表 输入 输出 l3 0 EX 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0
12 4线2线 1 编码器 10 图10-64线-2线编码器 (a)方块图;(b)逻辑图
12 13 000111|10 00 0 φ 01 φ 100 φ φ φ 图10-7编码器卡诺图