组合逻辑电路 存储电路 图11-1时序逻辑电路结构框图
Q R Q (b) 图11-2或非门组成的基本RS触发器 (a)电路结构;(b)逻辑符号
表11-1RS触发器的特性表 0 0 0 000 1111 00 0 0 0 不允许 不允许
表11-2基本RS触发器的功能表 Ra Qn+ 功能 0 0 保持 0 0 清0 0 置1 X 不允许
S=1 R=0 5=X R=X =0 =0 R=1 图113RS触发器的状态转换图
图114RS触发器时序图
Ra 0L「「1 图115例11-1的电路和波形图
表11-3基本Rs触发器的功能表 R Q n+1 功能 0 X 不允许 0 0 置1 0 清0 保持
& R & (b) 图11-6与非门组成的基本RS触发器 (a)电路结构;(b)逻辑符号
G 图11-7同步E触发器 〈a)电路结构;(b)逻辑符号
