第4章触发器电路 授课计划 教学内容 教学小结
第4章 触发器电路 授课计划 教学内容 教学小结
、授课计划 1、教学目标 1、熟练掌握基本RS触发器的工作原理 逻辑功能,及钟控RS触发器、JK触发器 D触发器的逻辑功能、时间波形图、特性 方程。 2、理解钟控RS触发器、JK触发器、D触发 器电路的工作原理、特点、相互之间的 转换及常用K触发器、D触发器集成芯 片的使用
一、授课计划 1、教学目标 1、熟练掌握基本RS触发器的工作原理、 逻辑功能，及钟控RS触发器、JK触发器、 D触发器的逻辑功能、时间波形图、特性 方程 。 2、理解钟控RS触发器、JK触发器、D触发 器电路的工作原理、特点、相互之间的 转换及常用JK触发器、D触发器集成芯 片的使用
2、重点与难点 1、重点:1)基本RS触发器的工作原理、逻辑功能及 特点。 2)钟控RS触发器、JK触发器、D触发器的 特性表、状态图、状态方程及特点 3)主从JK触发器、边沿D触发器的特性 4)各种触发器的逻辑符号 2、难点: 1)同步触发方式存在的空翻问题 2)主从JK触发器的一次变化问题
2、重点与难点 1、重点： 1）基本RS触发器的工作原理、逻辑功能及 特点。 2）钟控RS触发器、JK触发器、D触发器的 特性表、状态图、状态方程及特点。 3）主从JK触发器、边沿D触发器的特性。 4）各种触发器的逻辑符号。 2、难点： 1）同步触发方式存在的空翻问题。 2）主从JK触发器的一次变化问题
3、学时分配:共6学时 ◆第1、2学时:基本RS触发器 ◆第3、4学时:钟控触发器 ◆第5、6学时:集成触发器
3、学时分配：共6学时 第1、2学时：基本RS触发器 第3、4学时：钟控触发器 第5、6学时：集成触发器
教学内容 41基本RS触发器(第1、2学时) 基本触发器又称为置0、置1触发器。它是构成各种功能触发器的 最基本单元,所以也称为基本触发器 1电路结构 如图41所示是一个由两个与非门G1和G2交叉耦合所构成的基本触 发器。图中Q和O既表示触发器的状态又是输出端R,S是两个输入 信号端。R和S上的小圆圈和字母上的“反号”,都表示输入信号低电 平有效,即低电平表示有信号,高电平表示无信号。 (a)逻辑图 (b)逻辑符号 图41与非门构成的基本RS触发器
二、教学内容 4.1 基本RS触发器（第1、2学时） 基本触发器又称为置0、置1触发器。它是构成各种功能触发器的 最基本单元，所以也称为基本触发器。 1.电路结构 如图4.1所示是一个由两个与非门G1和G2交叉耦合所构成的基本触 发器。图中Q和 既表示触发器的状态又是输出端； 是两个输入 信号端。 上的小圆圈和字母上的“反号”，都表示输入信号低电 平有效，即低电平表示有信号，高电平表示无信号。 Q R和S R，S (a)逻辑图 (b)逻辑符号 图4.1 与非门构成的基本RS触发器
2工作原理 ①两个稳定状态 基本触发器有两个稳定状态:0状态和1状态。通常把Q端的状态 定义为触发器的状态,Q=0、O=1时,称为“0°状态;Q=1=0时 称为“1状态。在没有输入信罟即 =1时,如果触发器原来输 出状态g20、=1,由于G输入全为1,则鮑发器输出端状态Q仍为0; 同时,G2因Q=0则触发器输出端仍为1。可见,触发器维持原来的0 状态不变。同理可知,如果触发器原来状态Q=1,触发器仍维持原来的 状态不变。因峭,当R2-1 1时,两路输入信号都对触发器不起 作用,蝕发器维持原来状态不变,又称为保持。 ②接收信号过程 当R=1、S=0时,如果触发器原来状态Q=1,因G1输入有0,则输 出Q仍为1;而G2输入全为1,输出仍然为0,即触发器状态Q仍然为1 如果触发器原来状态Q=0,因G1输入有0,则输出为1,即Q由0翻转为 此时Q=1和Q=1,使G2输入全为1而输出为0,即Q也由1翻转为0 可见,触发器原来状态无论是0还是1,当R=1、S=0时,都会使触发 器状态置"1”。因此,称为置1(或置位)输入端 R l时,如果触发器原来状态Q为1,因R=0,使G输 入有0,输出Q为1,即夕由原来的0翻转为1;此时G1输入全而输出Q 为0,即触发器状态Q由原来的1翻转为0。同理可知,如果原来状态Q 为0,触发器状态Q仍然为0。可见,当R=0、S=1时,触发器状态置 03。因此,称为置0(或复位)输入端
2.工作原理 ①两个稳定状态： 基本触发器有两个稳定状态：0状态和1状态。通常把Q端的状态 定义为触发器的状态，Q=0、 =1时，称为“0”状态；Q=1、 =0时， 称为“1”状态。在没有输入信号即 =1、 ＝1时，如果触发器原来输 出状态Q=0、 =1，由于G1输入全为1，则触发器输出端状态Q仍为0； 同时，G2因Q=0则触发器输出端 仍为1。可见，触发器维持原来的0 状态不变。同理可知，如果触发器原来状态Q=1，触发器仍维持原来的 1状态不变。因此，当 =1、 ＝1时，两路输入信号都对触发器不起 作用，触发器维持原来状态不变，又称为保持。 ②接收信号过程： 当 =1、 ＝0时，如果触发器原来状态Q=1，因G1输入有0，则输 出Q仍为1；而G2输入全为1，输出 仍然为0，即触发器状态Q仍然为1. 如果触发器原来状态Q=0，因G1输入有0，则输出为1，即Q由0翻转为1； 此时Q＝1和 ＝1，使G2输入全为1而输出为0，即 也由1翻转为0。 可见，触发器原来状态无论是0还是1，当 =1、 ＝0时，都会使触发 器状态置“1”。因此，称 为置1（或置位）输入端。 当 =0、 ＝1时，如果触发器原来状态Q为1，因 ＝0，使G2输 入有0，输出 为1，即 由原来的0翻转为1；此时G1输入全1而输出Q 为0，即触发器状态Q由原来的1翻转为0。同理可知，如果原来状态Q 为0，触发器状态Q仍然为0。可见，当 =0、 ＝1时，触发器状态置 “0”。因此，称 为置0（或复位）输入端。 Q Q R S Q Q S R R S Q Q Q R S S R S R Q Q R S
③不允许在R、S端同时有效加信号 基本触发器不允许在R、S端同时加信号,即在输入端不允许R= 0的情况。此时两个与非门G1和G2的输入都有0,输出Q和O都变 为1,作为存储单元来说,这既不是0状态,又不是状态,没有意义 而且当信号撤销时,即R=1、S=1时,触发器转换到什么状态不能确 定,因此不允许R、S同时为低电平。 3.真值表、浪形图 由上面的分析可知由与非门构成的基本RS触发器的逻辑功能,用真值 表形式来描述,如表41所示。 表41由与非门构成的基本RS触发器的真值表 原来 输入 输出 功能 状态 说明 0—1 保持 1110000 1-0-0011—11 置1 置( 1 00 0—0—11 不允许
③不允许在 端同时有效加信号。 基本触发器不允许在 端同时加信号，即在输入端不允许 =0、 ＝0的情况。此时两个与非门G1和G2的输入都有0，输出Q和 都变 为1，作为存储单元来说，这既不是0状态，又不是1状态，没有意义。 而且当信号撤销时，即 =1、 ＝1时，触发器转换到什么状态不能确 定，因此不允许 同时为低电平。 3. 真值表、波形图 由上面的分析可知由与非门构成的基本RS触发器的逻辑功能，用真值 表形式来描述，如表4.1所示。 表4.1 由与非门构成的基本RS触发器的真值表 R、S R S Q R、S R S R S Q Q 原来 状态 输入 输出 功能 说明 0 1 1 0 1 保持 1 1 1 1 0 0 1 0 1 0 置1 1 1 0 1 0 0 0 1 0 1 置0 1 0 1 0 1 0 0 0 1 1 不允许 1 0 0 1 1
下面我们通过一个例子不进一步熟习基本RS触发器的逻辑功能 4.由或非门构成的基本RS触发器 如图4.3乐示,是由两个或非门交叉耦合构成的基本RS触发器。 这种触发器的逻辑功能同与非门构成基本RS触发器相似,不同的是输 入端信号为高电平时有效。在R和S全为0时,触发器保持原来的状态不 变;在R和S有一端为1,另一端Q时,触发器状态可以翻转,置0或置1 如果R和S同时为时,Q和都为0,这也是不允许的。所以,可得到由 或非门构成基本RS触发器的真值表如表4.2所示。 表42 原来 输入 输出 功能 状态 R 说明 0 0 保持 0 1 置1 0 置0 (a)逻辑图(b)逻辑符号01100不允 许 图4.3
下面我们通过一个例子不进一步熟习基本RS触发器的逻辑功能： 4. 由或非门构成的基本RS触发器 如图4.3所示，是由两个或非门交叉耦合构成的基本RS触发器。 这种触发器的逻辑功能同与非门构成基本RS触发器相似，不同的是输 入端信号为高电平时有效。在R和S全为0时，触发器保持原来的状态不 变；在R和S有一端为1，另一端0时，触发器状态可以翻转，置0或置1； 如果R和S同时为1时，Q和 都为0，这也是不允许的。所以，可得到由 或非门构成基本RS触发器的真值表如表4.2所示。 Q Q Q 原来 状态 输入 输出 功能 R S 说明 0 0 0 0 1 保持 1 0 0 1 0 0 0 1 1 0 置1 1 0 1 1 0 0 1 0 0 1 置0 1 1 0 0 1 0 1 1 0 0 不允 1 1 1 1 1 许 (a)逻辑图 (b) 逻辑符号 图4.3 表4.2 例
42钟控触发器(第3、4学时) 为了克服基本RS触发器直接控制的缺点,可以增加两个控制门和一 个时钟脉冲控制信号,让输入信号经过控制门传送。这样,就构成了 钟控触发器,其输出状态的变化就由时钟脉冲和输入信号来共同决定。 通常由时钟脉冲来控制触发器的翻转时刻,而由输入信号来确定触发 器的状态。 钟控触发器按逻辑功能来分类,可分为RS、D、等类型触发器,下 面来分别讨论。 4.2.1钟控RS触发器 如图4.4所示,是在 基本RS触发器G和G 基础上,增加两个时 钟控制门G和G构成 的钟控RS触发器的逻 辑图,CP是钟控脉冲 输入端,R、S是输入 信号端。 图44钟控RS触发器的逻辑图
4.2 钟控触发器（第3、4学时） 为了克服基本RS触发器直接控制的缺点，可以增加两个控制门和一 个时钟脉冲控制信号，让输入信号经过控制门传送。这样，就构成了 钟控触发器，其输出状态的变化就由时钟脉冲和输入信号来共同决定。 通常由时钟脉冲来控制触发器的翻转时刻，而由输入信号来确定触发 器的状态。 钟控触发器按逻辑功能来分类，可分为RS、D、JK等类型触发器，下 面来分别讨论。 4.2.1 钟控RS触发器 图4.4 钟控RS触发器的逻辑图 如图4 .4所示，是在 基本RS触发器G1和G2 基础上，增加两个时 钟控制门G3和G4构成 的钟控RS触发器的逻 辑图，CP是钟控脉冲 输入端，R、S是输入 信号端
在CP=0时,钟控控制门G3、G都因输入有0输出为1,使基本RS触发器 的输入信号R=S=1,则触发器保持原来的状态不变。 在CP=1时,钟控控制门G3和G都开放,输入信号R、S通过G3、G4门, 并且取“反”后分别加到基本触发器G1、G2的输入端S上,使输出状 态跟随输入信号R、S的变化而改变。 由此可得到钟控RS触发器的真值表,如表43所示。在正常工作时,钟 控RS触发器输入信号也应遵守RS=0的约束条件。 表4-3钟控RS触发器的真值表 原来 输出 功能 状态 说明 0 R××0000 0 0 保持 0101010101 101110011 0—1000 保持 11=111111 00110011 置0 不允许 注:表中的符号“×"表示可以任意取值,即可以为0也可以为1
在CP＝0时，钟控控制门G3、G4都因输入有0输出为1，使基本RS触发器 的输入信号R＝S＝1，则触发器保持原来的状态不变。 在CP＝1时，钟控控制门G3和G4都开放，输入信号R、S通过G3、G4门， 并且取“反”后分别加到基本触发器G1、G2的输入端 上，使输出状 态跟随输入信号R、S的变化而改变。 由此可得到钟控RS触发器的真值表，如表4-3所示。在正常工作时，钟 控RS触发器输入信号也应遵守RS＝0的约束条件。 表4-3 钟控RS触发器的真值表 R、S Q 原 来 状 态 钟控 CP 输 入 R S 功 能 说 明 0 1 0 0 × × × × 0 1 1 0 保 持 0 1 1 1 0 0 0 0 0 1 1 0 保 持 0 1 1 1 0 1 0 1 1 0 1 0 置 1 0 1 1 1 1 0 1 0 0 1 0 1 置 0 0 1 1 1 1 1 1 1 1 1 1 1 不允许 Q Q 输 出 注：表中的符号“×”表示可以任意取值，即可以为0也可以为1