第7章80C51并行扩展技术 本章要点 ◇并行扩展总线组成(地址、数据、控制总线) ◇并行扩展寻址方式(线选法、译码法) 并行扩展 EPROM 并行扩展 E2PROM 今并行扩展RAM 用74系列芯片并行扩展I/0口 扩展总线驱动能力
第7章 80C51并行扩展技术 本章要点 ❖ 并行扩展总线组成(地址、数据、控制总线) ❖ 并行扩展寻址方式（线选法、译码法） ❖ 并行扩展EPROM ❖ 并行扩展E 2PROM ❖ 并行扩展RAM ❖ 用74系列芯片并行扩展I/O口 ❖ 扩展总线驱动能力
80C51系列单片机有很强的外部扩展能力。 外部扩展可分为并行扩展和串行扩展两大形式。 早期的单片机应用系统以采用并行扩展为多 近期的单片机应用系统以采用串行扩展为多。 外部扩展的器件可以有ROM、RAM、I/0口和 其他一些功能器件,扩展器件大多是一些常规芯 片,有典型的扩展应用电路,可根据规范化电路 来构成能满足要求的应用系统
80C51系列单片机有很强的外部扩展能力。 外部扩展可分为并行扩展和串行扩展两大形式。 早期的单片机应用系统以采用并行扩展为多， 近期的单片机应用系统以采用串行扩展为多。 外部扩展的器件可以有ROM、RAM、I/O口和 其他一些功能器件，扩展器件大多是一些常规芯 片，有典型的扩展应用电路，可根据规范化电路 来构成能满足要求的应用系统
§7-1并行扩展概述 并行扩展连接方式 1、并行扩展总线组成 (1)数据传送:由数据总线DB(D0~D7)完成; D0~D7由P0口提供 (2)单元寻址:由地址总线AB(A0~A15)完成; 氐8位地址线A0~A7由PO口提供 高8位地址线A8~A15由P2口提供 (3)交互握手:由控制总线CB完成。 控制线有PSEN、W、RD、ALE、EA 2、并行扩展容量 可分别扩展64 KB ROM(包括片内ROM)和64KB外RAM
§7-1 并行扩展概述 一、并行扩展连接方式 1、并行扩展总线组成 ⑴ 数据传送:由数据总线DB（D0～D7）完成； D0～D7由P0口提供 ⑵ 单元寻址:由地址总线AB（A0～A15）完成； 低8位地址线A0～A7由P0口提供 高8位地址线A8～A15由P2口提供。 ⑶ 交互握手:由控制总线CB完成。 控制线有PSEN、WR、RD、ALE、EA 2、并行扩展容量 可分别扩展64KB ROM（包括片内ROM）和64KB外RAM
8 P2 A8~A15 地址锁存器 ALE G Q0-Q7 8 A0~A7 80C51 D0~D7 并行扩展器件 PO 8 D0~D7 PSEN OE WR WE RD OE P2.X CE 并行扩展连接方式示意图
80C51控制总线,有以下几条: ①ALE:输出,用于锁存P0口输出的低8位地址信号 与地址锁存器门控端G连接 ②PSEN:输出,用于外ROM读选通控制,与外ROM输出 允许端OE连接。 ③EA:输入,用于选择读内/外ROM。EA=1,读内ROM; EA=0,读外ROM。一般情况下,有并且使用内ROM时, EA接Vcc;无内ROM或仅使用外ROM时,EA接地。 ④R:输出,用于读外RAM选通,执行M0W读指令时, RD会自动有效,与外RAM读允许端OE连接。 ⑤W:输出,用于写外RAM选通,执行M0VX写指令时, WR会自动有效,与外RAM写允许端W连接。 ⑥P2.X:并行扩展外RAM和I/0时,通常需要片选控制, 般由P2口高位地址线担任
⑤ WR：输出，用于写外RAM选通，执行MOVX写指令时， WR会自动有效，与外RAM写允许端WE连接。 80C51控制总线，有以下几条： ① ALE：输出，用于锁存P0口输出的低8位地址信号， 与地址锁存器门控端G连接。 ② PSEN：输出，用于外ROM读选通控制，与外ROM输出 允许端OE连接。 ③ EA：输入，用于选择读内/外ROM。EA=1，读内ROM； EA=0，读外ROM。一般情况下，有并且使用内ROM时， EA接Vcc；无内ROM或仅使用外ROM时，EA接地。 ④ RD：输出，用于读外RAM选通，执行MOVX读指令时， RD会自动有效，与外RAM读允许端OE连接。 ⑥ P2.X：并行扩展外RAM和I/O时，通常需要片选控制， 一般由P2口高位地址线担任
、并行扩展寻址方式 存储器片内存储单元子地址 由与存储器地址线直接连接的地址线确定; 存储器芯片地址: 由高位地址线产生的片选信号确定。 当存储器芯片多于一片时,为了避免误操作,必 须利用片选信号来分别确定各芯片的地址分配。 产生片选信号的方法有线选法和译码法两种
二、并行扩展寻址方式 存储器片内存储单元子地址： 由与存储器地址线直接连接的地址线确定； 存储器芯片地址： 由高位地址线产生的片选信号确定。 当存储器芯片多于一片时，为了避免误操作，必 须利用片选信号来分别确定各芯片的地址分配。 产生片选信号的方法有线选法和译码法两种
l、线选法 高位地址线直接连到存储器芯片的片选端。图中芯片是2K*8位 A12 A11 CE CE CE A0--A10 A0-A10 Ao--A10 Ao~A10,11 线选法片选存储器 低位地址线A0~A10实现片内寻址。 高位地址线A11~A13实现片选(A11~A13中只允许有一根 为低电平,另二根必须为高电平,否则出错)。 无关位A14、A15可任取,一般取“1
低位地址线A0～A10实现片内寻址。 高位地址线A11～A13实现片选（A11～A13中只允许有一根 为低电平，另二根必须为高电平，否则出错）。 无关位A14、A15可任取，一般取“1”。 高位地址线直接连到存储器芯片的片选端。图中芯片是2K* 8位 1、线选法
表7-1线选法三片存储器芯片地址分配表 二进制表示 匚无关位片外地址线 片内地址线 16进制表示 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3A2A1AO 110 00000000000 F000H 芯片Ⅰ芯片 11 110 11111111 F7FFH 101 00000000000 E800H 01111 1111111 EFFFH 芯1101 00000000000 D800H 片Ⅲ 11 011 11111111111 DFFFH
二进制表示 无关位 片外地址线 片内地址线 16进制表示 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 芯 片 Ⅰ 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 F000H . . . . . . . . . . . . . . . . ～ 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 F7FFH 芯 片 Ⅱ 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 E800H . . . . . . . . . . . . . . . . ～ 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 EFFFH 芯 片 Ⅲ 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 D800H . . . . . . . . . . . . . . . . ～ 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 DFFFH 表7-1 线选法三片存储器芯片地址分配表
线选法优点:连接简单; 缺点:①芯片地址空间不连续 ②存在地址重叠现象。 适用于扩展存储容量较小的场合
缺点：①芯片地址空间不连续； ②存在地址重叠现象。 线选法优点：连接简单； 适用于扩展存储容量较小的场合
2、译码法 通过译码器将高位地址线转换为片选信号。 +5V G1 YO A14 74138 A13 CE CE A12 A11 CBA A0~A10 A0~A10 A0~A10 用全译码方式实现片选
通过译码器将高位地址线转换为片选信号。 2、译码法