第四章触发器 组合电路:不含记忆元件无反馈、输出与原来状态无关 触发器:能够存储一位二进制信息的基本单元。 触发器特点: 有两个能够保持的稳定状态,分别用来表示逻辑0和逻辑1 2.在适当输入信号作用下,可从一种状态翻转到另一种状态; 在输入信号取消后,能将获得的新状态保存下来。 触发器分类: 按触发方式分:电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分:RS触发器、D触发器、JK触发器和T触发器 本章重点:触发器外部逻辑功能、触发方式
触发器特点： 触发器分类： 本章重点：触发器外部逻辑功能、触发方式。 能够存储一位二进制信息的基本单元。 1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。 2. 在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。 按触发方式分：电位触发方式、主从触发方式及边沿触发方式 按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器 组合电路：不含记忆元件、无反馈、输出与原来状态无关 第四章 触发器 触发器：
第四章触发器 第一节R-S触发器 )第二节主从触发器 )第三节边沿型触发器 》第四节触发器逻辑功能的转换
第四章 触发器 第一节 R-S触发器 第二节 主从触发器 第三节 边沿型触发器 第四节 触发器逻辑功能的转换
第一节RS触发器 、电路图与逻辑符号 (1)逻辑符号 (2)由两个“与非”门构成的RS触发器电路图 Rn,Sb:输入;Q,Q:输出 两个稳定状态:Rp=1,S=1,Q1:Q=0 Rp=1,SD=1,Q=0:Q RD、Sn为1 输出不变
第一节 R-S触发器 1 1 0 1 1 1 1 0 一、电路图与逻辑符号 （2）由两个“与非”门构成的R-S触发器电路图 RD=1，SD=1，Q=0： Q =1 两个稳定状态： RD=1，SD=1，Q=1： Q =0 RD，SD：输入 RD、SD为1 输出不变 （1）逻辑符号 ；Q， Q ：输出
二、真值表 Q0 2 1 2 Sp 0 RI O 0 0 RD=0,SD=1:Q=0,Q=1 真值表RD、SD同时变 Rp=1,Sp=0,Q=1,Q=0 D 为1时,输出不稳定 RD=40,Sn=0,Q=Q=1,不稳定1010 R=1,S=1,Q、Q(不变)00 不定(Φ) 不变
1 0 0 1 0 1 1 0 0 0 1 1 二、真值表 RD=0，SD=1： Q =0，Q=1 RD=1，SD=0， Q =1，Q=0 RD=1，SD=1， Q 、Q（不变） RD=0，SD=0， Q =Q=1，不稳定 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定（Ф） 1 1 不变 Q RD、SD同时变 为1时，输出不稳定
真值表 D SI00 D Q 0 不定(Φ) 不变 RD Rp:置零或复位端(低电平置零,逻辑符号上用小圆圈表示) Sn:置1或置位端(低电平置1) Q:触发器原端或1端 Q:触发器非端或0端
RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示） SD：置1或置位端（低电平置１） Q：触发器原端或1端 Q ：触发器非端或0端 真值表 RD SD Q 0 1 0 1 1 0 1 0 0 0 不定（Ф） 1 1 不变 Q
三、状态转换真值表及特征方程 状态转换真值表:输入信号与原 卡诺图 态、次态之间的关系 QnS00011110 Qn:原状态或现态 0s0 Qn+1:新状态或次态 0 表4-2状态转换真值表 RD D 0000 001100 特征方程 01010101 001101 D+RoQ R+s=l 约束条件,不 能同时为零
三、状态转换真值表及特征方程 表4-2状态转换真值表 RD SD Qn Qn+1 0 0 0 Ф 0 0 1 Ф 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1 + = + = + R S 1 Q S R Q D D n 1 D D n 约束条件，不 能同时为零 卡诺图 特征方程 Qn ：原状态或现态 Qn+1：新状态或次态 状态转换真值表：输入信号与原 态、次态之间的关系
四、钟控RS触发器 增加一个控制端,在其控制下,触发器的状态随输入变化。 (1)电路图与逻辑符号 CP=0:状态不变 基本RS触发器 输入端均为1下通过“非” 冂作用于基本RS触发器 S=0,R=1:Qn+1=0 S=1,R=1:Qn1= CP
四、钟控R-S触发器 （1）电路图与逻辑符号 CP=0：状态不变 增加一个控制端，在其控制下，触发器的状态随输入变化。 S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф 控制输入端R、S通过“非” 门作用于 基本R-S触发器 CP=1 基本：R-S触发器 输入端均为1
(2)真值表 钟控RS触发器真值表 CP=1, S=0,R=0:Qn+1=Qn R S Q n+1 S=1,R=0:Qn+1=1 0 Q S=0,R=1: n+1 0 =1,R=1:Q1 n+1 (3)特征方程 ∫Qn=S+RQn IsR=o 约束条件,不 能同时为1
（2）真值表 = + = + SR 0 Qn 1 S RQn 约束条件，不 能同时为1 （3）特征方程 CP=1， S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= Ф R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 Ф 钟控R-S触发器真值表
(4)时钟控制RS触发器逻辑功能波形图 CP+ t R t Q t 假设CP=1时,控制输入不改变。 对脉冲宽度的要求严格:例如,构成移位寄存器时, 脉宽大于三个、小于四个“与非”门的平均延迟时间 没有考虑门的延迟时间)
假设CP=1时，控制输入不改变。 对脉冲宽度的要求严格：例如，构成移位寄存器时， 脉宽大于三个、小于四个“与非”门的平均延迟时间 （4）时钟控制R-S触发器逻辑功能波形图 (没有考虑门的延迟时间）
第二节主从触发器 主从触发器 钟控R-S触发器在CP=1时,R、S变化引起输出多次改变 主从触发器有:R一S触发器、记数型触发器、T触发器及 J一K触发器 二、主从J一K触发器 Q (一)逻辑符号 RnO CPoC J、K:输入 Spo CP:时钟控制输入 没K RD、Sp;异步置0、置1(不受CP限制) Q、Q:输出
第二节 主从触发器 （一）逻辑符号 一、主从触发器 二、主从Ｊ－Ｋ触发器 Ｊ、Ｋ：输入 ＲＤ、ＳＤ：异步置０、置１（不受ＣＰ限制） Ｑ、Q ：输出 钟控Ｒ-Ｓ触发器在CP＝１时，Ｒ、Ｓ变化引起输出多次改变 ＣＰ：时钟控制输入 主从触发器有：Ｒ－Ｓ触发器、记数型触发器、Ｔ触发器及 Ｊ－Ｋ触发器
