第七章半导体存储器 存储器用以存储二进制信息的器件。 半导体存储器的分类: 根据使用功能的不同,半导体存储器可分为两大类: (1)随机存取存储器(RAM)也叫做读/写存储器。既能 方便地读出所存数据,又能随时写入新的数据。RAM的 缺点是数据易失,即一旦掉电,所存的数据全部丢失 (2)只读存储器(ROM)。其内容只能读出不能写入 存储的数据不会因断电而消失,即具有非易失性。 存储器的容量:存储器的容量=字长(n)×字数(m)
第七章 半导体存储器 存储器——用以存储二进制信息的器件。 半导体存储器的分类： 根据使用功能的不同，半导体存储器可分为两大类： （1）随机存取存储器（RAM）也叫做读/写存储器。既能 方便地读出所存数据，又能随时写入新的数据。RAM的 缺点是数据易失，即一旦掉电，所存的数据全部丢失。 （2）只读存储器（ROM）。其内容只能读出不能写入。 存储的数据不会因断电而消失，即具有非易失性。 存储器的容量：存储器的容量=字长（n）×字数（m）
7.1随机存取存储器(RAM) RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入输出控制、 片选控制等几部分组成。 地址码输入 地址译码器 存储矩阵 片选 读/写控制 读/写 输入/输出( 控制器
一． RAM的基本结构 由存储矩阵、地址译码器、读写控制器、输入/输出控制、 片选控制等几部分组成。 7.1 随机存取存储器（RAM） 存储矩阵 读 /写 控制器 地 址 译 码 器 地 址 码 输 片 选 读 /写控制 输入 /输出 入
1.存储矩阵 图中,1024个字排 地A1 行 031 列成32×32的矩 译|1 址 阵。 Ag○ 131 为了存取方便,给O 它们编上号。 32行编号为X0、 212 X X 32列编号为Y0、 D○ 这样每一个存储单 元都有了一个固 列译舀 定的编号,称为 A A9 地址。 地砒入
1. 存储矩阵 图中，1024个字排 列成32×32的矩 阵。 为了存取方便，给 它们编上号。 32 行编号为 X0 、 X1、…、X31， 32 列编号为 Y0 、 Y1、…、Y31。 这样每一个存储单 元都有了一个固 定的编号，称为 地址
2.地址译码器将寄存器○ 地址所对应的二进制数译 地k2O行 031 成有效的行选信号和列选 信号,从而选中该存储单吗 元 入k 采用双译码结构。 行地址译码器:5输入32输出, 211 输入为A0、A1、…、A4 输出为X0、X1、…、X31; D○ 列地址译码器:5输入32输出,数蛇毁 输入为A5、A6 输出为Y 1、··、131 列妈孬 这样共有10条地址线 AT 地鞘入 例如,输入地址码AAAA6A5A4A3A2A1A0=00000000则行选线 X1=1、列选线Y=1,选中第X行第Y0列的那个存储单元
2．地址译码器——将寄存器 地址所对应的二进制数译 成有效的行选信号和列选 信号，从而选中该存储单 元。 采用双译码结构。 行地址译码器：5输入32输出， 输入为A0、A1 、…、A4， 输出为X0、X1、…、X31； 列地址译码器：5输入32输出， 输入为A5、A6 、…、A9， 输出为Y0、Y1、…、Y31， 这样共有10条地址线。 例如，输入地址码A9A8A7A6A5A4A3A2A1A0=0000000001，则行选线 X1＝1、列选线Y0＝1，选中第X1行第Y0列的那个存储单元
3.RAM的存储单元 例.六管NMOS静态存储单元 灭 DD 存惝单元 位 T6 B 数据较 y
3． RAM的存储单元 例. 六管NMOS静态存储单元
4.片选及输入输出控制电路 当选片信号C=1时,G5、G4输出为0,三态门G1、G2、G均处于高阻状 态,输入输出(O)端与存储器内部完全隔离,存储器禁止读/写操作, 即不工作; D /O R/W CS 当CS=0时,芯片被选通:当B垫=1时,G输出高电平,G3被打开,于 是被选中的单元所存储的数据出现在ⅣO端,存储器执行读操作; 当3坠=0时,G输出高电平,G1、G2被打开,此时加在O端的数据以 互补的形式出现在内部数据线上,存储器执行写操作
4. 片选及输入/输出控制电路 当选片信号CS＝1时，G5、G4输出为0，三态门G1、G2、G3均处于高阻状 态，输入/输出（I/O）端与存储器内部完全隔离，存储器禁止读/写操作， 即不工作； & & G G G C S R/W 3 4 5 1 G D D I/O G2 当CS＝0时，芯片被选通：当 ＝1时，G5输出高电平，G3被打开，于 是被选中的单元所存储的数据出现在I/O端，存储器执行读操作； 当 ＝0时，G4输出高电平，G1、G2被打开，此时加在I/O端的数据以 互补的形式出现在内部数据线上，存储器执行写操作
RAM的工作时序(以写入过程为例) WC ADD 止 写入单元的地址 S R/W WP WR vO 写入数据 DW 读出操作过程如下: (1)欲写入单元的地址加到存储器的地址输入端; (2)加入有效的选片信号CS; (3)将待写入的数据加到数据输入端 (3)在“丝上加低电平,进入写工作状态 (4)让选片信号CS无效,ⅣO端呈高阻态
二. RAM的工作时序（以写入过程为例） 读出操作过程如下： （1）欲写入单元的地址加到存储器的地址输入端； （2）加入有效的选片信号CS； （3）将待写入的数据加到数据输入端。 （3）在 线上加低电平，进入写工作状态； （4）让选片信号CS无效，I/O端呈高阻态。 t W C ADD 写入单元的地址 t W P CS R/W I/O 写入数据 AS t W R t DW t DH t
三。RAM的容量扩展 1.位扩展 用8片1024(1K)×1位RAM构成的1024×8位RAM系统。 o 1Oo VO vO 1/O V/O V/O 1024×1RAM 1024×1RAM 1024×1RAM A0A…·A9 R/WCSA0A…· A9 R/WCS A0A1…A9R/WCS Ao A A R/W oo
三． RAM的容量扩展 1．位扩展 用8片1024（1K）×1位RAM构成的1024×8位RAM系统。 1024×1RAM A0 A1 A R/WC S ... I/O I/O ... 1024×1RAM A0 A1 A R/WC S ... I/O I/O 1024×1RAM A0 A1 A9 R/WC S ... I/O I/O ... A A 0 1 R/W C S 0 1 7 9 9 9 A
2.字扩展 用8片1K×8位RAM构成的8K×8位RAM /O7 DI/O 1O0 1/O1 I/O0IO1…·I 1/O0 1/O1 1024×8RAM 1024×8RAM 1024×8RAM A0A…·A9R/WCS|A0A!…A9RWCS A0A1……A9R/WCS W A A11 A12 O C +5V 74LS138
2．字扩展 用8片1K×8位RAM构成的8K×8位RAM。 0 1 . G 2A 12 74LS138 A Y +5V . G C Y7 . G2B A A Y . A11 1 10 . B . A ... A I/O 1024×8RAM 1 0 0 0 R/W 7 R/W 1 R/W ... 9 A 1024×8RAM 9 0 ... A 0 I/O A R/W 1024×8RAM C S 9 A C S A I/O A1 A 9 ... A 1 C S 1 A A I/O0 I/O0 I/O1 I/O7 I/O1 I/O7 I/O0 I/O1 I/O7 ... ... ... ...
四.RAM的芯片简介(6116 AgO 24 6116为2K×8位静态 CMOSRAM 4 21 O WE 芯片引脚排列图: A3 O A~A10是地址码输入端,D0~D是 2 6611619 A10 数据输出端,z是选片端, A1 18 AO 是输出使能端,兩是写入控制端 DO D DI O D 5 D2 O 14 D4 GND O 12 13 D 静态RAM6116工作方式与控制信号之间的关系 CS OE WE Ao~A10D~D工作状态 高阻态低功耗维持 稳定 输出 读 0 稳定输入 写
四. RAM的芯片简介(6116) 6116为2K×8位静态CMOSRAM 芯片引脚排列图： A0～A10是地址码输入端，D0～D7是 数据输出端， 是选片端， 是输出使能端， 是写入控制端。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 6116 7 6 5 4 3 2 1 1 2 A A A A A A A D D 0 0 A D V A A WE OE CS D D D D D A DD 8 9 10 7 6 5 4 GND 3