第章存储器扩展 8MCs-51单片机的系统扩展 8.1概述 8.2程序存储器的扩展 8.3片外数据存储器的扩展 8.4I/0口扩展 8.5综合功能扩展
第9章 存储器扩展 8 MCS-51单片机的系统扩展 8.1 概述 8.2 程序存储器的扩展 8.3 片外数据存储器的扩展 8.4 I/O口扩展 8.5 综合功能扩展
第章存储器扩展 MCS51单片机最小应用系统 XTAL XTA2 bP2 8051P +5 8751 +5V 8051/8751最小应用系统
第9章 存储器扩展 MCS-51单片机最小应用系统 P0 P1 P2 P3 +5V +5V EA 8051 8751 XTAL1 XTAL2 8 8 8 8 8051/8751最小应用系统
第章存储器扩展 8.1概述 单片机系统扩展的方法有并行扩展法和串行扩 展法 并行扩展法是利用单片机的三总线进行扩展。并行 扩展法接线较多,但速度较快。 串行扩展法是指利用SPI三线总线和串行总线扩展。 串行扩展法的优点是接口器件体积小,减小空间和 成本。但是串行接口器件速度较慢,在高速应用的 场合,还是并行扩展法占主导地位
第9章 存储器扩展 8.1 概述 单片机系统扩展的方法有并行扩展法和串行扩 展法。 并行扩展法是利用单片机的三总线进行扩展。并行 扩展法接线较多，但速度较快。 串行扩展法是指利用SPI三线总线和串行总线扩展。 串行扩展法的优点是接口器件体积小，减小空间和 成本。但是串行接口器件速度较慢，在高速应用的 场合，还是并行扩展法占主导地位
第章存储器扩展 XTALI P2 A8~A15 (AB) HXTAL2 8 地址锁存 A0~A7 8031 -DO- D7(DB) ALE RXD RD PSEN TXD E INTO (CB) INTI TO TI RST 图8-18031总线结构
第9章 存储器扩展
第章存储器扩展 8.1.1片外总线结构 AB、DB、CB 8.1.2系统扩展能力 片外RAM和片外ROM都可扩展64KB,片外扩展的I/0口 等与片外RAM统一编址。 8.1.3地址的译码 线选法、全译码法、部分译码法 8.1.4总线能力的扩展 通过总线驱动器
第9章 存储器扩展 8.1.1 片外总线结构 AB、DB、CB 8.1.2 系统扩展能力 片外RAM和片外ROM都可扩展64KB，片外扩展的I/O口 等与片外RAM统一编址。 8.1.3 地址的译码 线选法、全译码法、部分译码法 8.1.4 总线能力的扩展 通过总线驱动器
第章存储器扩展 8.1.3地址的译码 线选法、全译码法、部分译码法 线选法是把某一根片选地址线直接连到某个外围电 路芯片的片选端,选通该外围电路。 线选法接线简单,但地址重叠太多,地址空间不能 充分利用。所以,只有当单片机外接少量外围电路 时,才采用线选法
第9章 存储器扩展 8.1.3 地址的译码 线选法、全译码法、部分译码法 线选法是把某一根片选地址线直接连到某个外围电 路芯片的片选端，选通该外围电路。 线选法接线简单，但地址重叠太多，地址空间不能 充分利用。所以，只有当单片机外接少量外围电路 时，才采用线选法
8031 P2.5 P24 P23 CE CE 图8-2线选法连接图 表8-1线选法的地址分配 二进制 十六进制 P27P26P2.5P2.4P23P2.2… 0P0.7…PO.0 地址编码 0 芯片I 3000H~37FF 0 芯片Ⅱ 2800H~2FFF 0 芯片Ⅲ 1800H-IFFE ~0 0
第9章 存储器扩展
第章存储器扩展 全译码法 全译码法通常用译码器对单片机的全部地址线进行 译码,译出的信号作为片选信号。常用的译码器有 74LS138(3/8译码器)、74LS139双2/4译码器) 74LS154(4/16译码器)等。 全译码法地址空间连续,不存在重叠现象,译码器 的输出空余端可进行其它扩展。在外围电路较多时 用此法。但电路连接较复杂
第9章 存储器扩展 全译码法 全译码法通常用译码器对单片机的全部地址线进行 译码，译出的信号作为片选信号。常用的译码器有 74LS138(3/8译码器）、74LS139(双2/4译码器）、 74LS154(4/16译码器）等。 全译码法地址空间连续，不存在重叠现象，译码器 的输出空余端可进行其它扩展。在外围电路较多时 用此法。但电路连接较复杂
第章存储器扩展 表8-274LS138功能表 G1 G2A G2B Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 1111 1111 00000000 0000000 C00001111 B00110011 A_010 1110 1010 1111 01111111 111111 0 11110 l1111 111 1 其他状态
第9章 存储器扩展
8031 74LS138 P231 P24 P2.5 ABC Y P26 G2A CE P2.7 G2B III EA +5V 图8-3全译码法连接电路 表8-3全译码法的地址分配 进制 十六进制 P27P26P2.5P2.4P.3|P.2…P2.0P7…P.0地址编码 0 0 0 芯片I 0000H~07FFH 000000 000000 0 0 芯片Ⅱ 0800H-OFFFH 0 0 0 0 0 芯片Ⅲ 0101 1000H~17FFH 01
第9章 存储器扩展
