江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第六章 时序逻辑电路——6.3 计数器 6.3.2 二进制同步减计数器

二进制同步减计数器（设计） 状态表 3位二进制减计数器状态图 + Q2Q B 10 0 0 0 选用3个下降沿触发的 0 0 边沿JK触发器组成电路 0 0 0

3位二进制减计数器状态图 状态表 B 0 0 0 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 n Q2 n Q1 n Q0 1 Q2 n 1 Q1 n 1 Q0 n 选用3个下降沿触发的 边沿JK触发器组成电路 Q2Q1 Q0 000 111 110 101 001 010 011 100 /B /1 /0 /0 /0 /0 /0 /0 /0 二进制同步减计数器(设计)

(2) 二进制同步减计数器（设计） 求状态方程： (画各触发器的次态卡诺图) Q 大Q1Q0 Q 0001 10 Q2+1=Q2Q”Q6+QQ1+Q2Q0 0 Q1+1=Q1Q0+Q”Q0 Q01=Q0 Q 0001 11 10 Qg1=Q”Q0Q2+Q”.Q6Q2 Q+1=Q6Q”+Q6Q1 O" 00011110 B..8 Q8+1=1.Q0+0.Q0

状态表 B 0 0 0 1 1 1 1 1 1 1 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 n Q2 n Q1 n Q0 1 Q2 n 1 Q1 n 1 Q0 n 1 0 0 1 0 1 0 1 0 1 00 01 11 10 Q n 1 Q n 0 Q n 2 1 Q2 n 求状态方程: (2) 二进制同步减计数器(设计) 1 1 0 0 1 1 0 0 0 1 00 01 11 10 1 Q1 n Q n 1 Q n 0 Q n 2         n n n n n n n n 2 1 0 2 1 2 0 1 Q2 Q Q Q Q Q Q Q 1 1 0 0 0 0 1 1 0 1 00 01 11 10 1 Q0 n Q n 1 Q n 0 Q n 2        n n n n n n n 1 0 2 1 0 2 1 Q2 Q Q Q Q Q Q n n n n n 1 0 1 0 1 Q1  Q Q  Q Q  n n 0 1 Q0  Q  n n n n n n n n 0 0 1 0 0 1 0 1 1 1 Q 1 Q 0 Q Q Q Q Q Q         （画各触发器的次态卡诺图）