数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计流程 设计输入:以电路图或HDL语言的形式形成 电路文件;输入的文件经过编译后,可以 形成对电路逻辑模型的标准描述; 逻辑仿真(功能仿真):对如上形成的逻 辑描述加入输入测试信号,检查输出信号 是否满足设计要求;在此没有考虑任何时 间关系,只是检测逻辑是否有错;

数字集成电路的设计形式 全定制设计(ASIC或基于标准单元的设计(CBIC) 半定制设计或基于门阵列的设计(GA) 基于可编程器件(PLD)的设计;

数字集成电路的发展 自 20 世纪 60 年代以来遵循摩尔定律，每 1.5 年集成度与速度提高一倍。 从简单的门电路到复杂的数字系统，系统复杂程度急剧提高

数字集成电路是用来专门处理数字信号的，各种逻辑门、触发器、存储器等 电路都是数字集成电路。通常，数字信号是二进制信号。数字电路的工作特点是: 电路输出的二进制信号与输入二进制信号有一定的逻辑关系，这个逻辑关系就称 为电路的逻辑函数。 在正常的电压工作范围内，数字信号电压的幅度是被量化了的：某一电压范 围代表二进制状态中的一个状态，另一电压范围则代表了另一个状态。这两个范 围之间是不确定范围，不确定范围应尽可能小，这就使电路完全工作在非线性状 态，如图 3-1 所示

数字集成电路的分类 一、按工艺结构区分:

VDL语言与数字集成电路设计 课程习题安排

一、MOS晶体管模型 二、组合逻辑基本结构 三、逻辑单元的优化设计 四、组合单元的规模约束问题 五、时序逻辑的时间关系问题

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（数字集成电路原理与设计）chap5-2 第五章 数字集成电路基本模块 5.2 加法器

北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（数字集成电路原理与设计）chap5-4 第五章 数字集成电路中的基本模块 5.4 时序模块电路