8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程（无图） 8.8 在系统可编程逻辑器件（ISP－PLD）

组合逻辑电路分析与设计 逻辑函数的标准表示方法 只读存储器 常用组合逻辑电路 组合逻辑电路的竞争与冒险 组合逻辑电路的VHDL描述

6.1 脉冲异步时序逻辑电路 6.2 电平异步时序逻辑电路 6.2.1 概述 6.2.2 电平异步时序逻辑电路的分析 6.2.3 电平异步时序逻辑电路反馈回路间的竞争 6. 3 电平异步时序逻辑电路的设计

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD）

6.5同步时序逻辑电路的设计 同步时序逻辑电路设计又称同步时序逻辑电路 综合,其基本指导思想是用尽可能少的触发器和门 电路来完成设计。 6.5.1同步时序电路设计的一般步骤 1.作原始状态图和状态表; 2.对原始状态表化简; 3.状态分配; 4.选定触发器;5.求出输出函数和激励函数表达式; 6.画出逻辑电路图

清华大学：数字逻辑_常用的中规模组合逻辑电路

西安石油大学计算机学院：《数字逻辑 Digital Logic》精品课程教学资源（习题答案）第四章 组合逻辑电路

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第三章 布尔代数与逻辑函数化简——3.3 卡诺图 3.3.3 卡诺图的结构

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第三章 布尔代数与逻辑函数化简——3.3 卡诺图 3.3.2 最小项

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第三章 布尔代数与逻辑函数化简——3.3 卡诺图 3.3.1 卡诺图化简原理