2.1 概述 2.2 逻辑代数中的三种基本运算 2.3 逻辑代数的基本公式和常用公式 2.4 逻辑代数的基本定理 2.5 逻辑函数及其表示方法 2.6 逻辑函数的化简法 2.7 具有无关项的逻辑函数及其化简 2.8 用multisim进行逻辑函数的化简与变换

第六节 逻辑函数的卡诺图化简法 逻辑函数的化简有公式法和图形法等。公式法是利用逻辑代数的公式、定理和规则来对逻辑函数化简，这种方法适用于各种复杂的逻辑函数，但需要熟练地运用公式和定理，且具有一定的运算技巧。图形法就是利用函数的卡诺图来对逻辑函数化简，这种方法简单直观，容易掌握，但变量太多时卡诺图太复杂，图形法已不适用。在对逻辑函数化简时，充分利用随意项可以得到十分简单的结果

13.1 数字电路的基础知识 13.2 基本逻辑关系 13.3 逻辑代数及运算规则 13.4 逻辑函数的表示法 13.5 逻辑函数的化简

组合逻辑电路分析与设计 逻辑函数的标准表示方法 只读存储器 常用组合逻辑电路 组合逻辑电路的竞争与冒险 组合逻辑电路的VHDL描述

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程（无图） 8.8 在系统可编程逻辑器件（ISP－PLD）

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD）

6.1 脉冲异步时序逻辑电路 6.2 电平异步时序逻辑电路 6.2.1 概述 6.2.2 电平异步时序逻辑电路的分析 6.2.3 电平异步时序逻辑电路反馈回路间的竞争 6. 3 电平异步时序逻辑电路的设计

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

这一章的习题不外乎组合逻辑电路分析和组合逻辑电路设计两大类 所谓组合逻辑电路的分析,是指分析给定逻辑电路的功能,写出它的逻辑函 数式或功能表,以使逻辑功能更加直观、明了

本章的习题首先可以分为时序逻辑电路的分析和时序逻辑电路的设计两大 关。在时序逻辑电路分析的题日中又分为两种类燜,一种类型是分析由触发器 和门电路组成的时序逻辑电路,另一种类型是分析由中规模集成的时序逻辑电 路模块为核心组成的时序逻辑电路。这两种电路的分析方法是不同的