实验一 常用电子仪器的使用 实验二 单级放大电路 实验三 射极跟随器 实验四 集成运算放大器的应用 实验五 门电路逻辑功能及测试 实验六 组合逻辑电路 实验七 数字电子秒表 附 录 常用数字集成电路引脚图

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

一、组合逻辑电路的实验 1、电路设计 例一：设计一个由与非门或数据选择器或 3/8 译码器组成的裁判表决电路， 该电路有如下功能：有 A、B、C 三名裁判，其中 A 为主裁判，B、C 为副裁判

一、把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 二、译码器就是把一种代码转换为另一种代码的电路

1.原理：在控制信号作用下，从多个输入中每次选中一个输出。因此又称多路开关(Multiplexer－MUX)。是计算机系统中使用最多的一类中规模器件

1､一位二进制数值比较器 讨论：A和B相比较的情况有三种可能 在一些数字系统中,经常要求比较两个数字的大小。 为完成这一功能所设计的这种电路称为数值比较器

竞争的结果若导致冒险（险象）发生（如上例中的毛刺），并造成 错误的后果，则称这种竞争为临界竞争；竞争的结果不导致冒险发 生（如上例中的t1，t3时刻，没有毛刺），或虽有冒险发生，但不影 响系统的工作，则称这种竞争为非临界竞争

一、实验目的 1．掌握中规模集成译码器、数据选择器的逻辑功能和使用方法。 2．了解译码器的应用。 3．学习用数据选择器构成组合逻辑电路的方法

1.以下表达式中符合逻辑运算法则的是 B.1+1=10 C.0<1 D.A+1 2.逻辑变量的取值1和0可以表示 A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无

3-1选择题 1.D 2. ABCD 4. AD 5. AC 6.A 7. ACD 8.C 9.D