第一节组合逻辑电路的分析和设计 第二节加法器和数值比较器 第三节编码器 第四节译码器 第五节数据分配器和数据选择器

1､一位二进制数值比较器 讨论：A和B相比较的情况有三种可能 在一些数字系统中,经常要求比较两个数字的大小。 为完成这一功能所设计的这种电路称为数值比较器

一、多总线结构,三组16-bit数据总线和一组程序总线 二、40-bit算术逻辑单元(ALU),包括一个40-bit的桶形 三、移位器和两个独立的40-bit加器 四、17x17-bit并行乘法器,连接一个40-bit的专用加法器

一、多总线结构,三组16-bit数据总线和一组程序总线 二、40-bit算术逻辑单元(ALU),包括一个40- bit的桶形 三、移位器和两个独立的40-bit加器 四、17x17-bit并行乘法器,连接一个40-bit的专用加法器

4.1 组合逻辑电路的特点 4.2 组合逻辑函数的分析与设计 4.3 编码器 4.4 译码器 4.5 多路选择器 4.6 二进制并行加法器 4.7 数值比较器 4.8 奇偶校验器 4.9 利用中规模集成电路进行组合电路设计 4.10 组合电路的险象

5.1 引言(Introduction) 5.2 锁存器(Latch) 5.3 触发器(Flip-Flops)的结构与工作原理 5.4 触发器的逻辑功能 (Logic Function of Flip-Flop)

2.4.4 其他类型的TTL门电路 2.4.5 TTL门电路的改进 2.6 CMOS门电路 2.6.1 CMOS反向器工作原理 2.6.2 CMOS反向器静态输入输出特性

工作原理 (1)4脚为复位输入端(R),当R为低电平时,不管其他输入端的状 态如何,输出v为低电平。正常工作时,应将其接高电平。 (2)5脚为电压控制端,当其悬空时,比较器C1和C2的比较电压分别为23Vcc和1/3Vcc (3)2脚为触发输入端,6脚为阈值输入端,两端的电位高低控制比较器C1和C2的输出,从而控制RS触发器,决定输出状态

第一篇 系统介绍. 1 第一章 系统概述. 1 第二章 通用电路简介. 2 第三章 实验区简介. 7 第二篇 基础型实验. 8 实验一 晶体管开关特性、限幅器与箝位器 . 8 实验二 门电路电参数的测试 . 13 实验三 CMOS 门电路测试 . 24 实验四 门电路逻辑功能及测试 . 28 实验五 组合逻辑电路（半加器全加器及逻辑运算） . 33 实验六 触发器（一）R-S，D，J-K . 38 实验七 触发器（二）三态输出触发器及锁存器 . 43 实验八 时序电路测试及研究 . 47 第三篇 综合型实验. 79 综合实验一 智力竞赛抢答器电路 . 79 综合实验二 电子秒表. 82 综合实验三 2 1 3 位直流数字电压表. 87 附录 CC7107A/D 转换器组成的 2 位直流数字电压表. 93 综合实验四 数字频率计. 96 综合实验五 拔河游戏机. 103 综合实验六 随机存取存储器 2114A 及其应用. 108 第四篇 设计型实验. 120 课题一 8 路抢答器电路设计 . 120 课题二 数字电子钟设计 . 124 课题四 汽车尾灯控制电路 . 137 课题五 篮球竞赛 30s 计时器. 141 第五篇 附录. 144

4.1 时序电路概述 4.1.1 时序电路的一般形式 4.1.2 时序电路的分类 4.1.3 时序电路的描述方法 4.2 双稳态元件 4.2.1 S-R 锁存器 4.2.2 /S- /R 锁存器 4.2.3 带使能端的S- R 锁存器 4.2.4 D 锁存器 4.2.5 边沿触发D触发器 4.2.6 主从S-R 触发器 4.2.7 主从J-K 触发器 4.2.8 边沿触发J－K 触发器 4.2.9 T 触发器 4.3 同步时序电路的分析方法 4.4 计数器 4.4.1 二进制串行计数器 4.4.2 二进制同步计数器 4.4.3 用跳越的方法实现任意模数的计数器 4.4.4 强置位计数器 4.4.5 预置位计数器 4.4.6 修正式计数器 4.4.7 MSI 计数器及应用 4.5 寄存器 4.5.1 并行寄存器 4.5.2 移位寄存器 4.5.3 MSI寄存器应用举例 4.6 节拍分配器 4.6.1 计数型节拍分配器 4.6.2 移位型节拍分配器 4.6.3 MSI节拍分配器举例