北京大学：《数字逻辑电路 Digital Circuits》课程授课电子教案_第五章 时序电路分析与设计（三）异步时序电路分析与设计

为了使设计简化,避免重复的工作,VHDL中 通常使用子结构来规范一些常用的运算或简 单的功能模块;

一、传统的硬件设计方法 二、传统的设计方法是自下而上的设计方法 三、采用通用的元器件 四、后期进行仿真，浪费大，设计周期长 五、主要设计文件是电路原理图，可读性差，文件量大

9.1用@命令建立屏幕格式文件 9.2打印机输出格式设计命令 9.3标签输出

第1章 Protel99SE基础 第2章原理图设计环境的设置 第3章原理图设计 第4章原理图元件库编辑 第5章印制电路板图的设计环境及设置 第6章印制电路板图的设计 第7章制作元件封装 第8章电路仿真

一、绘图单位和图形界限 二、绘图辅助参数设置 三、草图设置( DSETTINGS) 四、线型 LINETYPE)

VHDL Very high speed integration circuits Hardware Description Language 一种集成电路的硬件描述语言; 用于进行数字集成电路的设计;

VDL语言与数字集成电路设计 课程习题安排

《数字电路与逻辑设计》课程实验指导（实验设计）设计三 数字频率计的设计

《数字电路与逻辑设计》课程实验指导（实验设计）设计二 数字抢答器的设计