2.1 概述 2.2 半导体二极管和三极管的开关特性 2.3 最简单的与、或、非门电路

6.3同步时序逻辑电路的设计 注:只要求用门电路和触发器设计同步时序逻辑电路 6.3.1一般设计步骤(分析的逆过程) 1、画出原始状态图确定电路的输入、输出变量,以及电路应当包括的状态个数,状态转换 2、状态图化简合并等价状态等价状态:输入相同的情况下→输出相同、次态也相同

§2.1 概述 §2.2 分离元件门电路 §2.3 TTL门 § 2.4 其它类型的TTL门电路 §2.5 MOS门电路

这章的习题可以分为两种类型:一类是用 Verilog hDl语言描述一个逻辑 电路;另一类是根据 Verilog HDl谙言的描述画出相应的逻辑电路图 用 Verilog HDL语言描述一个逻辑电路 解题方法和步骤:

一、时序电路基本分析方法 二、同步时序逻辑电路分析举例 三、异步时序电路分析举例

一、时钟的描述方法

14.1 触发器 R-S触发器 D触发器 14.2 寄存器

山东理工大学：《电工学（电子技术）》课程教学资源（PPT课件讲稿）第十章 常用时序逻辑电路及其应用

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）移位寄存器

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）全加器实验