数字逻辑电路实验 全加器实验 一。 实验目的 1.掌握全加器器的工作原理。 2.熟悉74LS283的逻辑功能及使用方法。 二.实验仪器与器材 1.THD-1型数字电路实验箱 2.实验器材：74LS00(4一2输入与非门) 74LS86(4-2输入异或门) 74LS283(四位并行全加器) 三.实验预习 1.复习全加器的工作原理。 2.预习报告可以用Multisim仿真。 数字逻辑电路实验 全加器实验 四.加法器简介 加法器是算术运算电路中的基本单元，是完成一位二进制相加的组合逻辑电 路。 1.半加器 只考虑两个加数本身，不考虑来自低位的进位，称为半加。如下所示为两个1位 二进制数半加运算的真值表、逻辑表达式、逻辑图及逻辑符号。 输入 输出 S=AB+AB=A⊕B 被加数加数 和 进位 C=AB A B S C A 00量 0■ 0 和 A 0 1 0 B C进位 0 1 0 1 0 1 逻辑图 逻辑符号
数字逻辑电路实验 全加器实验 一． 实验目的 1．掌握全加器器的工作原理。 2．熟悉74LS283的逻辑功能及使用方法。 二．实验仪器与器材 1．THD-1型数字电路实验箱 2．实验器材：74LS00（4―2输入与非门） 74LS86（4―2输入异或门） 74LS283（四位并行全加器） 三．实验预习 1．复习全加器的工作原理。 2．预习报告可以用Multisim仿真。 数字逻辑电路实验 全加器实验 四．加法器简介 加法器是算术运算电路中的基本单元，是完成一位二进制相加的组合逻辑电 路。 1．半加器 只考虑两个加数本身，不考虑来自低位的进位，称为半加。如下所示为两个1位 二进制数半加运算的真值表、逻辑表达式、逻辑图及逻辑符号。 输入 输出 被加数 加数 和 进位 ABSC 0 0 0 0 0110 1 0 1 0 1101 S = A B+ A B = A B C = AB ⊕
数字逻辑电路实验 全加器实验 2.全加器 能完成被加数、加数及低位的进位信号相加，称为全加器，其真值表、逻辑表达 式、逻辑图及逻辑符号，如下所示。 输入 输出 S,=A,B,C+A,B,C+A,B.C+A,B.C 被加数加数进位 和 进位 =A,⊕B,⊕C A B C S; C C=A,B,+A,B:C+A B,C 0 0 0 0 =A,B+(A,©B)C 0 0 1 1 0 0 1 0 0 0 1 1 0 1 N B co -S) 1 0 0 0 0 0 1 逻辑图 逻辑符号 0 0 数字逻辑电路实验 全加器实验 3.多位数加法器 1)串行进位加法器 下图为采用并行相加串行进位完成两个4位数相加的逻辑电路。如图所示，任意 1位加法运算必须在低位运算完成后才能进行。 这种加法器结构简单，但运算速度较慢。 Co C_ A B
数字逻辑电路实验 全加器实验 2．全加器 能完成被加数、加数及低位的进位信号相加，称为全加器，其真值表、逻辑表达 式、逻辑图及逻辑符号，如下所示。 输入 输出 被加数 加 数 进 位 和 进 位 Ai Bi Ci－1 Si Ci 0 0 0 0 00110 0 1 0 1 0 01101 1 0 0 1 0 10101 1 1 0 0 1 11111 1 1 1 1 1 1 1 1 S =A B C +A B C +A BC +A BC ABC C A B A B C A BC A B (A B )C ii i i i- i- i i- i i i i ii i ii i i i i i i- i ii i i i i- = ⊕⊕ =+ + = +⊕ 数字逻辑电路实验 全加器实验 3．多位数加法器 1）串行进位加法器 下图为采用并行相加串行进位完成两个4位数相加的逻辑电路。如图所示，任意 1位加法运算必须在低位运算完成后才能进行。 这种加法器结构简单，但运算速度较慢
数字逻辑电路实验 全加器实验 2)超前进位加法器 为了减小或消除进位信号逐级传递所耗费的时间，可以通过逻辑电路事先得到 每一位全加器的进位信号，称为超前（先行）进位加法器。 由全加器进位函数表达式C,=A,B,+(A,⑧B,)C可知，当AB=1时，Cl,直接 产生进位；当A≠B,(即A®B,=1)时，C,=C,即低位的进位直接传送到高位的 进位输出端。 由此可知，进位信号只与A,、B,和C有关，当被加数A,、加数B,和低位的进位 C确定之后，Co~C,便同时产生。 超前进位二进制并行加法器74LS283引脚图及逻辑符号 6函网3回▣@9 Vcc B2 A2 S2 B3 A3 S3 Co S3 S2 S1 So 74LS283 Co 74LS283逻辑符号C o S1 A1 B1 So Bo A0 CI GND A3 A2 A1 A0 B3 B2 B1 Bo 23456⑦8 数字逻辑电路实验 全加器实验 五.实验内容 1.用一片74LS283和必要的门电路实现带符号位的四位二进制补码运 算。 最高位Y3为符号位，Y2、Y1、Y0为数值位，A2~A0为输入二进制码。 2.用两片74LS283和必要的门电路实现两个8421BCD码求和运算，结果仍 为8421BCD码。 3.用一片74LS283和必要的门电路实现两个四位二进制加法/减法运算。 当控制信号X=0时，执行A+B;当X=1时，执行A-B。 六.思考题： 用一片74LS283和必要的门电路实现两个四位二进制全加/全减运算。 当控制信号X=0时，执行A+B;当X=1时，执行A-B
数字逻辑电路实验 全加器实验 2）超前进位加法器 为了减小或消除进位信号逐级传递所耗费的时间，可以通过逻辑电路事先得到 每一位全加器的进位信号，称为超前（先行）进位加法器。 由全加器进位函数表达式 可知，当Ai Bi =1时，Ci =1，直接 产生进位；当Ai ≠Bi （即 ）时，Ci =Ci-1，即低位的进位直接传送到高位的 进位输出端。 由此可知，进位信号只与Ai 、Bi 和Ci-1有关，当被加数Ai 、加数Bi 和低位的进位 Ci-1确定之后，C0～Ci 便同时产生。 Ci ii i i i = +⊕ A B (A B )C −1 AB1 i i ⊕ = 超前进位二进制并行加法器74LS283引脚图及逻辑符号 数字逻辑电路实验 全加器实验 五．实验内容 1．用一片74LS283和必要的门电路实现带符号位的四位二进制补码运 算。 最高位Y3为符号位, Y2 、Y1 、Y0 为数值位，A2~A0为输入二进制码 。 2．用两片74LS283和必要的门电路实现两个8421BCD码求和运算，结果仍 为8421BCD码。 3．用一片74LS283和必要的门电路实现两个四位二进制加法/减法运算。 当控制信号X＝0时，执行A+B；当X＝1时，执行A－B。 六．思考题： 用一片74LS283和必要的门电路实现两个四位二进制全加/全减运算。 当控制信号X＝0时，执行A+B；当X＝1时，执行A－B
数字逻辑电路实验 全加器实验 七.实验报告要求 1.简述实验目的、实验原理。 2.验证性实验：要求画原理图，整理相关的输入及输出信号状态。 3.设计性实验：要求根据命题列写设计过程，如：真值表→卡诺图→表达式 →转换→逻辑电路图→实验验证。 4.报告书写要工整、条理清楚。=174LS86 数字逻辑电路实验 全加器实验 6因4☒2▣网9 Vcc B2 A2 S2 B3 A3 S3 Co S3 S2 S1 So 74LS283 Co 74LS283逻辑符号 o S1 A1 B1 So Bo Ao CI GND A3 A2 A1 A0 B3 B2 B1 Bo 12345678 43回回网98 4国回回0可⑧ Vcc Vcc 74LS00 74LS86 123456⑦ 2346⑦
数字逻辑电路实验 全加器实验 七．实验报告要求 1．简述实验目的、实验原理。 2．验证性实验：要求画原理图，整理相关的输入及输出信号状态。 3．设计性实验：要求根据命题列写设计过程，如：真值表→卡诺图→表达式 →转换→逻辑电路图→实验验证。 4．报告书写要工整、条理清楚。=1 74LS86 数字逻辑电路实验 全加器实验