一、提高触发器的工作可靠性， 二、增强抗干扰能力

分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误

输入信号为双端的情况下，JK触发器的逻辑功能最为完善。 输入信号为单端的情况下，D触发器用起来最方便

《数字电路与逻辑设计》课程实验指导（实验设计）设计二 数字抢答器的设计

缩小电路的体积、减小连线、提高电路的可靠性，使设计的 工作量大为减少 多路选择器、译码器、全加器和只读存储器 逻辑函数式对照法

1. 可编程逻辑器件(PLD)的定义 2. PLD的基本原理与结构 3. PLD的发展历程 4. PLD的分类 5. 低密度PLD的原理与结构 6. CPLD的原理与结构 7. FPGA的原理与结构 8. FPGA/CPLD器件的配置 9. FPGA/CPLD器件概述

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）减法电路

清华大学：《逻辑设计与数字系统》课程教学资源（PPT课件）表 2.11 7485 型四位数字比较器功能表

【题8.1】试分析图P8.1的与-或逻辑阵列写出Y1、Y2、Y3与A、B、C、D 之间的逻辑函数式

3.1 概述 3.2 半导体二极管和三极管的开关特性 3.3 分立元件门电路 3.4 TTL门电路 3.5 CMOS门电路