结束 5.2二进制计数器 放映 5.2.1异步二进制计数器 5.2.2同步二进制计数器 2023/7/17 返回
2023/7/17 1 5.2.1 异步二进制计数器 5.2.2 同步二进制计数器 5.2 二进制计数器 结束 放映
复习 时序逻辑电路的特点？ 寄存器分类？ 8位二进制数码需几个触发器来存放？ 2023/7/17
2023/7/17 2 复习 时序逻辑电路的特点？ 寄存器分类？ ８位二进制数码需几个触发器来存放？
5.2二进制计数器 计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类： 1.按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。 二进制计数器是结构最简单的计数器，但应用很
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类： 5.2 二进制计数器 1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。 二进制计数器是结构最简单的计数器，但应用很 广
2.按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的 电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的 电路称作减法计数器。 尘L米口只 hn尘点4±▣k▣TT出品 3.按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟 脉冲输入端上，而其它触发器的触发信号则由电路内 部提供，应翻转的触发器状态更新有先有后的计数器 称作异步计数器。 同步计数器：计数脉冲同时加到所有触发器的时 钟信号输入端，使应翻转的触发器同时翻转的计数器 称作同步计数器
2023/7/17 4 2．按数字的变化规律 加法计数器：随着计数脉冲的输入作递增计数的 电路称作加法计数器。 减法计数器：随着计数脉冲的输入作递减计数的 电路称作减法计数器。 加/减计数器：在加/减控制信号作用下，可递增 计数，也可递减计数的电路，称作加/减计数器，又 称可逆计数器。 也有特殊情况，不作加/减，其状态可在外触发 控制下循环进行特殊跳转，状态转换图中构成封闭的 计数环。 3．按计数器中触发器翻转是否同步分 异步计数器：计数脉冲只加到部分触发器的时钟 脉冲输入端上，而其它触发器的触发信号则由电路内 部提供，应翻转的触发器状态更新有先有后的计数器， 称作异步计数器。 同步计数器：计数脉冲同时加到所有触发器的时 钟信号输入端，使应翻转的触发器同时翻转的计数器， 称作同步计数器
5.2.1异步二进制计数器 返回 异步计数器的计数脉冲没有加到所有触发器的CP 端。 当计数脉冲到来时，各触发器的翻转时刻不同。 分析时，要特别注意各触发器翻转所对应的有效时钟 条件。 异步二进制计数器是计数器中最基本最简单的电 路，它一般由接成计数型的触发器连接而成，计数脉 冲加到最低位触发器的CP端，低位触发器的输出Q作 为相邻高位触发器的时钟脉冲。 2023/7/17
2023/7/17 5 异步计数器的计数脉冲没有加到所有触发器的CP 端。 当计数脉冲到来时，各触发器的翻转时刻不同。 分析时，要特别注意各触发器翻转所对应的有效时钟 条件。 异步二进制计数器是计数器中最基本最简单的电 路，它一般由接成计数型的触发器连接而成，计数脉 冲加到最低位触发器的CP端，低位触发器的输出Q作 为相邻高位触发器的时钟脉冲。 5.2.1 异步二进制计数器
1.异步二进制加法计数器 必须满足二进制加法原则：逢二进一(1+1=10， 即O由1-→0时有进位。) 组成二进制加法计数器时，各触发器应当满足： ①每输入一个计数脉冲，触发器应当翻转一次 (即用T'触发器)； ②当低位触发器由1变为0时，应输出一个进位信 号加到相邻高位触发器的计数输入端。 2023/7/17
2023/7/17 6 1．异步二进制加法计数器 必须满足二进制加法原则：逢二进一（1+1=10， 即Q由1→0时有进位。） 组成二进制加法计数器时，各触发器应当满足： ① 每输入一个计数脉冲，触发器应当翻转一次 （即用T′触发器）； ② 当低位触发器由1变为0时，应输出一个进位信 号加到相邻高位触发器的计数输入端
(1)JK触发器构成的3位异步二进制加法计数器 (用CP脉冲下降沿触发) ①电路组成 22 21 2o 仿真 1J 计数脉冲 FF2C1< 图5 F0: (CP下降沿触发) ②工作原理 F1: g,"1=g,” (Q下降沿触发) 2023/7/17 F2: ,1=2” (Q下降沿触发)
2023/7/17 7 图5-12 3位异步二进制加法计数器 仿真 （1）JK触发器构成的3位异步二进制加法计数器 （用CP脉冲下降沿触发） ① 电路组成 ② 工作原理
③计数器的状态转换表 表5-53位二进制加法计数器状态转换表 CP顺序 22O1 Co 等效十进制数 0 000 0 1 001 1 2 010 2 3 011 3 100 4 5 101 J 6 110 6 > 111 > 8 000 0 2023/7/17
2023/7/17 8 ③ 计数器的状态转换表 表5-5 3位二进制加法计数器状态转换表 CP顺序 Q2 Q1 Q0 等效十进制数 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0
④时序图 oniu 图5-133位二进制加法计数器的时序图 2023/7/17
2023/7/17 9 ④ 时序图 图5-13 3位二进制加法计数器的时序图
⑤状态转换图 圆圈内表 示0221Qo 的状态 用箭头表 示状态转 222120 换的方向 000 001 010 0 1 111 110 100 图5-143位二进制加法计数器的状态转换图 2023/7/17
2023/7/17 10 ⑤ 状态转换图 图5-14 3位二进制加法计数器的状态转换图 圆圈内表 示Q2Q1Q0 的状态 用箭头表 示状态转 换的方向