项目三时序逐辑电路 项目核块单元一触发忍 习题 一、选择题 1,N个触发器可以构成能寄存()位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2' 2、在下列触发器中，有钓束条件的是()， A主从J属触发器R主从D触发器C,同步S触发器D.边沿D触发器 3、一个触发器可记录一位二进制代码。它有()个稳老。 A0B1C.2D.3E.4 4,存储8位二进制信息要()个触发器， A2B3C,4D,8 5,对于T触发器，若源老=。敌使新态=1，应使输入=(》。 L0且1C.9n.a 6、对于T触发器，若源志=1，欲使新态=1，应使输入1=(》。 A0B1C.9n.0 7、对于D触发器，欲使-，应使输入D(). A0 B.1 C.Q D.2 8、对于JK触发器，若」=成，则可完成()触发器的逐辑功能。 A RS B.D C.T D.T' 9、欲使JK触发器按=（工作，可使J区触发器的输入端(）。 A.J-K-0 B.J-Q.K-O C.J-0.K-Q D.J-Q.K-0 EJ-0.K-0 10、武使K触爱器按=Q°工作，可使K触发器的输入端〔)。 A.J=K=1 B.J=0.K=0 C.J=0,K=0 D.J=,K=1 E.J=1,K= 1山、武使K触爱器按0工作，可使瓜触发器的输入端()。 AJ==1BJQ,=-0C.J0,=1D,J=0,=1EJ=K=0 12、武使K触发器按-】工作，可使瓜触发器的输入端()
项目三 时序逻辑电路 项目模块单元一 触发器 习 题 一、选择题 1、N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 2、在下列触发器中，有约束条件的是（ ）。 A.主从 JK 触发器 B.主从 D 触发器 C.同步 RS 触发器 D.边沿 D 触发器 3、一个触发器可记录一位二进制代码，它有（ ）个稳态。 A.0 B.1 C.2 D.3 E.4 4、存储 8 位二进制信息要（ ）个触发器。 A.2 B.3 C.4 D.8 5、对于 T 触发器，若原态 Q n =0，欲使新态 Q n+1=1，应使输入 T=（ ）。 A.0 B.1 C.Q D. Q 6、对于 T 触发器，若原态 Q n =1，欲使新态 Q n+1=1，应使输入 T=（ ）。 A.0 B.1 C.Q D. Q 7、对于 D 触发器，欲使 Q n+1=Qn，应使输入 D=（ ）。 A.0 B.1 C.Q D. Q 8、对于 JK 触发器，若 J=K，则可完成（ ）触发器的逻辑功能。 A.RS B.D C.T D.Tˊ 9、欲使 JK 触发器按 Q n+1=Qn 工作，可使 JK 触发器的输入端（ ）。 A.J=K=0 B.J=Q,K= Q C.J= Q ,K=Q D.J=Q,K=0 E.J=0,K= Q 10、欲使 JK 触发器按 Q n+1 = n Q 工作，可使 JK 触发器的输入端（ ）。 A.J=K=1 B.J=Q,K= Q C.J= Q ,K=Q D.J= Q ,K=1 E.J=1,K=Q 11、欲使 JK 触发器按 Q n+1=0 工作，可使 JK 触发器的输入端（ ）。 A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=0 12、欲使 JK 触发器按 Q n+1=1 工作，可使 JK 触发器的输入端（ ）
A.J-K-1 B.J-1.K-0 C.J-K-2 D.J-K-0 EJ-O.K-0 13、武使D触发器按=Q”工作，应使输入D(), A0 B1 C.Q D. 14、下列触发器中，克服了空翻现象的有()。 A边沿D触发器R.主从s触发器C同步5触发器D.主从属触发器 15、下列触发器中，没有约束条件的是()， A基本5触发器B主从5触发器G,同步5触发墨D边沿D触发器 16、搭述触发器的逻期功能的方法有()。 A状态转换真值表B特性方程C状态转换图D.状态转换卡诺图 17,为实现将J属触发器转换为D触发器，应使()。 A.J-D.K-D B.K-D.J=D C.J-K-D D.J-K-D 18、边沿D触发器是一种()稳态电路。 A无B单C双D多 二，判断圈（正确打√，误打×） 1、D触发器的特性方程为(D,与无关，所以它没有记忆功能。() 2,S触发器的的束条件S=0表示不允许出现R=5=1的输入。《》 3,同步触发器存在空陆现象，而边沿触发器和主从触发器克服了空。(》 4、主从K触发器、边沿K触发器和同步压触发器的逻细功能完全相同。() 5、若要实现一个可暂停的一位二进制计数器，控制信号=0计数，=1保持，可遗用T 触发器。且令T-A。() 6、由两个L或季门构成的基本飞触发器，当R-S0时，触发器的状态为不定.《) 7、对边沿JK触发器。在CP为高电平期间，当J-或=1时，状态会短转一次，() 三、填空题 1、触发器有二个稳态，存储8位二进制信息要一个触发器。 2,一个基本的触发器在正常工作时，它的的束条件是R+S=1,则它不允许输入R= 且S=的信号
A.J=K=1 B.J=1,K=0 C.J=K= Q D.J=K=0 E.J= Q ,K=0 13、欲使 D 触发器按 Q n+1 = n Q 工作，应使输入 D=（ ）。 A.0 B.1 C.Q D. n Q 14、下列触发器中，克服了空翻现象的有（ ）。 A.边沿 D 触发器 B.主从 RS 触发器 C.同步 RS 触发器 D.主从 JK 触发器 15、下列触发器中，没有约束条件的是（ ）。 A.基本 RS 触发器 B.主从 RS 触发器 C.同步 RS 触发器 D.边沿 D 触发器 16、描述触发器的逻辑功能的方法有（ ）。 A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 17、为实现将 JK 触发器转换为 D 触发器，应使（ ）。 A.J=D,K= D B.K=D,J= D C.J=K=D D.J=K= D 18、边沿 D 触发器是一种（ ）稳态电路。 A.无 B.单 C.双 D.多 二、判断题（正确打√，错误打×） 1、D 触发器的特性方程为 Q n+1=D，与 Q n 无关，所以它没有记忆功能。（ ） 2、RS 触发器的约束条件 RS=0 表示不允许出现 R=S=1 的输入。（ ） 3、同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ） 4、主从 JK 触发器、边沿 JK 触发器和同步 JK 触发器的逻辑功能完全相同。（ ） 5、若要实现一个可暂停的一位二进制计数器，控制信号 A=0 计数，A=1 保持，可选用 T 触发器，且令 T=A。（ ） 6、由两个 TTL 或非门构成的基本 RS 触发器，当 R=S=0 时，触发器的状态为不定。（ ） 7、对边沿 JK 触发器，在 CP 为高电平期间，当 J=K=1 时，状态会翻转一次。（ ） 三、填空题 1、触发器有 个稳态，存储 8 位二进制信息要 个触发器。 2、一个基本 RS 触发器在正常工作时，它的约束条件是 R + S =1，则它不允许输入 R = 且 S = 的信号
3,触发器有两个互补的输出端Q,Q,定义触发器的1状态为一，0状老为一 可见触发器的状布雷的是端的状态。 4、一个基本飞触发器在正常工作时，不允许输入S】的信号，因此它的钓束条件 是一 5、在一个C甲林冲作用下，引起触发器两次或多次翻转的现象称为触发器一，触发 方式为式成式的触发器不会出现这种现象。 项目根块单元二常用时序屋辑墨件 习题 一、选择圈 1、同步计数器和异步计数器比较，同步计数器的显著优点是()， A.工作速度高且.触发器利用率高C.电路简单D.不受时钟C甲控制： 2、把一个五进制计数器与一个四进制计数器串暖可得到()进制计数器。 A.4B.5C.9D.20 3、下列逻辑电路中为时序逻辑电路的是()， A.变量译码图B加法器C数码寄存器 D,数据选择图 4、N个触爱器可以构成最大计数长度（进制数》为(）的计数器。 A.N B.2N C.N D.2' 5,￥个触发器可以构成能寄存()位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6、五个D触发器构成环形计数器，其计数长度为()。 A.5B.10C.25032 7、同步时序电路和异步时序电路比较。其差异在于后者()。 A.没有触发器且没有统一的时钟脉冲控制 C.没有稳定状态D.输出只与内部状态有关 8,一位8421BCD码计数器至少需要()个触发器， A.3且.4C.5D.10 9、欲设计0,1,2,3,4,5,6,7这几个数的计数器，如果设计合理，深用同步二进 制计数器，最少应使用()级触发器
3、触发器有两个互补的输出端 Q、Q ，定义触发器的 1 状态为 ，0 状态为 ， 可见触发器的状态指的是 端的状态。 4、一个基本 RS 触发器在正常工作时，不允许输入 R=S=1 的信号，因此它的约束条件 是 。 5、在一个 CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器 ，触发 方式为 式或 式的触发器不会出现这种现象。 项目模块单元二 常用时序逻辑器件 习 题 一、选择题 1、同步计数器和异步计数器比较，同步计数器的显著优点是（ ）。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟 CP 控制。 2、把一个五进制计数器与一个四进制计数器串联可得到（ ）进制计数器。 A.4 B.5 C.9 D.20 3、下列逻辑电路中为时序逻辑电路的是（ ）。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4、N 个触发器可以构成最大计数长度（进制数）为（ ）的计数器。 A.N B.2N C.N2 D.2N 5、N 个触发器可以构成能寄存（ ）位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6、五个 D 触发器构成环形计数器，其计数长度为（ ）。 A.5 B.10 C.25 D.32 7、同步时序电路和异步时序电路比较，其差异在于后者（ ）。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8、一位 8421BCD 码计数器至少需要（ ）个触发器。 A.3 B.4 C.5 D.10 9、欲设计 0，1，2，3，4，5，6，7 这几个数的计数器，如果设计合理，采用同步二进 制计数器，最少应使用（ ）级触发器
A.2B.3C.4D.8 10、8位移位寄存器，串行输入时经()个酞冲后，8位数码全部移入寄存卷中。 A1B,2G4D.8 11、用二进制异步计数器从0做加法，计到十进制数178，则最少需要()个触发 器. A.2B8C7D.8E10 12,某电视机水平一垂直扫描发生器香要一个分频墨将3】500忆的脉冲转换为0H忆的脉 冲，欲构成此分颜器至少需要〔)个触发器。 A10R60C525D.31500 13,某移位寄存器的时钟脉冲顿率为100H忆。欲将存做在该寄存器中的数左移8位， 完成该操作需要()时间： A.10 wS B.80uS C.100 uS D.800ms 14、若用JK触发器来实现特性方程为Q+=Q”+B,则J属端的方程为(). A.J=AB.K=4+8 B.J=AB,K=4B C.J=4+8.K=AB D.J=B,K=AB 15,要产生10个顺序陈冲，若用四位双向移位寄存器CT74LS194来实现，需要() 片。 A.3B.4C.5D.10 16、若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用()个触发 器。 A.2B.3G.4.10 二、判断题〔正确打，错误打×) 、同步时序电路由组合电路和存储器两部分组成，《) 2,组合电路不含有记忆功能的器件。() 3、时序电路不含有记忆功能的器件。() 4、同步时序电路具有统一的时钟①控制。() 5,异步时序电路的各级触发器类型不同。() 6、环形计数器在每个时钟脉冲甲作用时，仅有一位触发器发生状态更新。() 7、环形计数器如果不作白启动修政，则总有弧立状态存在。() 8、计数器的模是指构成计数器的触发器的个数。《)
A.2 B.3 C.4 D.8 10、8 位移位寄存器，串行输入时经（ ）个脉冲后，8 位数码全部移入寄存器中。 A.1 B.2 C.4 D.8 11、用二进制异步计数器从 0 做加法，计到十进制数 178，则最少需要（ ）个触发 器。 A.2 B.6 C.7 D.8 E.10 12、某电视机水平-垂直扫描发生器需要一个分频器将 31500HZ 的脉冲转换为 60HZ 的脉 冲，欲构成此分频器至少需要（ ）个触发器。 A.10 B.60 C.525 D.31500 13、某移位寄存器的时钟脉冲频率为 100KHZ，欲将存放在该寄存器中的数左移 8 位， 完成该操作需要（ ）时间。 A.10μS B.80μS C.100μS D.800ms 14、若用 JK 触发器来实现特性方程为 Q AQ AB n 1 n = + + ，则 JK 端的方程为（ ）。 A.J=AB，K= A + B B.J=AB，K= AB C.J= A + B ，K=AB D.J= AB ，K=AB 15、要产生 10 个顺序脉冲，若用四位双向移位寄存器 CT74LS194 来实现，需要（ ） 片。 A.3 B.4 C.5 D.10 16、若要设计一个脉冲序列为 1101001110 的序列脉冲发生器，应选用（ ）个触发 器。 A.2 B.3 C.4 D.10 二、判断题（正确打√，错误打×） 1、同步时序电路由组合电路和存储器两部分组成。（ ） 2、组合电路不含有记忆功能的器件。（ ） 3、时序电路不含有记忆功能的器件。（ ） 4、同步时序电路具有统一的时钟 CP 控制。（ ） 5、异步时序电路的各级触发器类型不同。（ ） 6、环形计数器在每个时钟脉冲 CP 作用时，仅有一位触发器发生状态更新。（ ） 7、环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8、计数器的模是指构成计数器的触发器的个数。（ ）
9、计数器的模是指对输入的计量脉冲的个数。() 10,D触发器的特征方程=D,而与矿无美，所以，D触发器不是时序电路。 () 1山、在网步时序电路的设计中，若最简状态表中的状态数为2，而又是用级触发器来 实现其电路，则不需检查电路的白启动性。() 12、把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。() 13,月步二进制计数器的电路比异步二进制计数器复柔，所以实际应用中较少使用同步 二进制计数器。() 14、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态5器只是短暂的 过渡状态，不能稳定而是立刻变为0状态。() 三，填空题 1、寄存器按照功能不可可分为两类：海存器和一寄存器。 2、数字电路按展是春有记忆功能通常可分为两类：一、—· 3,由四位移位赛存器构成的顺序脉冲发生器可产生个顺序林冲。 4、时序逐辑电路按照其触发器是否有统一的时钟控制分为时序电路和一时 序电路
9、计数器的模是指对输入的计数脉冲的个数。（ ） 10、D 触发器的特征方程 Q n+1=D，而与 Q n 无关，所以，D 触发器不是时序电路。 （ ） 11、在同步时序电路的设计中，若最简状态表中的状态数为 2 N，而又是用 N 级触发器来 实现其电路，则不需检查电路的自启动性。（ ） 12、把一个 5 进制计数器与一个 10 进制计数器串联可得到 15 进制计数器。（ ） 13、同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步 二进制计数器。（ ） 14、利用反馈归零法获得 N 进制计数器时，若为异步置零方式，则状态 SN 只是短暂的 过渡状态，不能稳定而是立刻变为 0 状态。（ ） 三、填空题 1、寄存器按照功能不同可分为两类： 寄存器和 寄存器。 2、数字电路按照是否有记忆功能通常可分为两类： 、 。 3、由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。 4、时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时 序电路