实验二十四计数器 、实验目的 1.了解二进制加法计数器的工作过程 2.学会用触发器组成各种进制计数器: 3.掌握计数器的原理和测试方法 二、实验原理 般情况下,异步二进制计数器连接具有一定规律。 加法器:(1)若使用下降沿触发的计数功能触发器构成,CP1=CPCP2=Q1,以此类推。 (2)若使用上升沿触发的计数功能触发器构成,CP1=CP,CP2=Q1,以此类推。 减法器:(1)若使用下降沿触发的计数功能触发器构成,CP1=CP,CP2=Q,以此类推 (2)若使用上升沿触发的计数功能触发器构成,CP1=CP,CP2=Q1,以此类推 计数是一种最简单和最基本的运算,在各种数字系统中,往往需要对脉冲的个数进行计 数,以实现运算、测量、定时、分频统计和控制逻辑功能。计数器种类繁多,分类方法也有多 按触发方式分类:分为同步计数器和异步计数器 按计数过程的数字的增减趋势分类:分为加法计数器,减法计数器和可逆计数器。 按计数的数制分类:分为二进制、十进制和任意进制计数器等 由D触发器组成的四位异步二进制加法计数器如图24-1所示。CP1接计数脉冲输入端, CP2~CP4分别与前一级的反相输出端相连。当前一级触发器的状态由1变0时,反相输出端由 0变1,形成一个脉冲上升沿,满足后一级触发器翻转的条件。 Q Q3Q Q1°Q1 F4 F3 F3 FI 几L 图241异步二进制加法计数器 三、实验内容与要求 1.由D触发器组成一个四位异步二进制加法计数器。 (1)在学习机上用2片74LS74芯片(四个D触发器),按图24-1连成二进制加法计数器。其中 Q1、Q、Q3和Q4端通过导线分别与学习机上的4个发光二极管相连,各RD端连在一起与学习 机上的一个按钮相连,计数脉冲输入端(CP1)与学习机上的单脉冲输出端相连 (2)将计数器清“零” (3)在CP1端输入单脉冲,观察加法计数器计数情况。输入16个单脉冲,观察发光二极管的状 态,了解计数过程,并记录各触发器在CP脉冲作用下的状态,填在表24-1中。 表24-1 输入 十进输入 CP数「QQ Q1制数CP数Q Q2Q1制数 11 12 14 15 2.由J-K触发器组成一个四位异步二进制加法计数器 在学习机上用2片74LS112芯片(四个JK触发器),按图24-2连成二进制加法计数器。按
实验二十四 计数器 一、实验目的 1.了解二进制加法计数器的工作过程； 2.学会用触发器组成各种进制计数器； 3.掌握计数器的原理和测试方法。 二、实验原理 一般情况下，异步二进制计数器连接具有一定规律。 加法器：(1)若使用下降沿触发的计数功能触发器构成，CP1=CP,CP2=Q1，以此类推。 (2)若使用上升沿触发的计数功能触发器构成，CP1=CP,CP2=Q1,以此类推。 减法器：(1)若使用下降沿触发的计数功能触发器构成，CP1=CP,CP2=Q1，以此类推。 (2)若使用上升沿触发的计数功能触发器构成，CP1=CP,CP2=Q1，以此类推。 计数是一种最简单和最基本的运算，在各种数字系统中，往往需要对脉冲的个数进行计 数，以实现运算、测量、定时、分频统计和控制逻辑功能。计数器种类繁多，分类方法也有多 种： 按触发方式分类：分为同步计数器和异步计数器。 按计数过程的数字的增减趋势分类：分为加法计数器，减法计数器和可逆计数器。 按计数的数制分类：分为二进制、十进制和任意进制计数器等。 由 D 触发器组成的四位异步二进制加法计数器如图 24-1 所示。CP1 接计数脉冲输入端， CP2~ CP4 分别与前一级的反相输出端相连。当前一级触发器的状态由 1 变 0 时，反相输出端由 0 变 1，形成一个脉冲上升沿，满足后一级触发器翻转的条件。 三、实验内容与要求 1.由 D 触发器组成一个四位异步二进制加法计数器。 (1)在学习机上用 2 片 74LS74 芯片（四个 D 触发器），按图 24-1 连成二进制加法计数器。其中 Q1、Q2、Q3 和 Q4 端通过导线分别与学习机上的 4 个发光二极管相连，各 RD 端连在一起与学习 机上的一个按钮相连，计数脉冲输入端（CP1）与学习机上的单脉冲输出端相连。 (2)将计数器清“零”。 (3)在 CP1 端输入单脉冲，观察加法计数器计数情况。输入 16 个单脉冲，观察发光二极管的状 态，了解计数过程，并记录各触发器在 CP 脉冲作用下的状态，填在表 24-1 中。 表 24-1 输入 CP 数 二进制输出 十进 制数 输入 CP 数 二进制输出 十进 Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1 制数 0 8 1 9 2 10 3 11 4 12 5 13 6 14 7 15 2.由 J-K 触发器组成一个四位异步二进制加法计数器； 在学习机上用 2 片 74LS112 芯片（四个 JK 触发器），按图 24-2 连成二进制加法计数器。按 清零 输入 图 24-1 异步二进制加法计数器 CP F4 RD - Q4 D4 Q4 - CP1 CP F3 RD - Q3 D3 Q3 - CP F2 RD - Q2 D2 Q2 - CP F1 RD - Q1 D1 Q1 - CP4 CP3 CP2
内容1的方法完成实验,并设计表格记录各触发器在CP脉冲作用下的状态。 Q2 几几输入 RD 图242异步二进制加法计数器 3.由J-K触发器组成一个四位二一一十进制加法计数器 在学习机上用2片74LS112芯片(四个JK触发器),按图24-3连成二——十进制加法计 数器。按内容1的方法完成实验,并设计表格记录各触发器在CP脉冲作用下的状态 Q1 Q1 J K 图243二—十进制加法计数器 4用归零法组成一个异步十进制加法计数器。 (1)将计数器的4个输出端,连到指示灯,以反映计数器状态,输入端可接单脉冲或连续脉冲 (2)列出计数器的逻辑功能状态表 (3)画出对应触发脉冲时计数器各输出端波形(提示:加连续脉冲,用示波器观测对应波形) (4)设计实验电路和步骤 四、实验设备 实验室提供的设备见表24-2 表24-2 名称 型号与规格 数 数字学习机 1台 VP-5220D D触发 74LS74 2片 74LS00 2片 JK触发器 74LS112 五、实验报告要求 1.画出实验线路图 2.画出各计数器输出端的波形: 3.总结任意进制计数器(包括同步、异步触发)的设计方法。 六、注意事项 1.禁止拔插学习机上集成电路芯 2.根据学习机上芯片引脚说明图正确接线,特别要注意电源引脚千万不能接错,以免损坏芯 片,影响实验正常进行 七、思考题 1.加法计数器和减法计数器的区别是什么? 2.同步计数器和异步计数器的区别是什么 3.由D触发器和J-K触发器组成的计数器的区别是什么? 4.根据逻辑电路分析十进制加法计数器是如何去掉后6个计数状态的? 5.根据逻辑电路分析十进制减法计数器的每个状态变化过程
内容 1 的方法完成实验，并设计表格记录各触发器在 CP 脉冲作用下的状态。 3. 由 J-K 触发器组成一个四位二——十进制加法计数器； 在学习机上用 2 片 74LS112 芯片（四个 JK 触发器），按图 24-3 连成二——十进制加法计 数器。按内容 1 的方法完成实验，并设计表格记录各触发器在 CP 脉冲作用下的状态。 4.用归零法组成一个异步十进制加法计数器。 (1)将计数器的 4 个输出端，连到指示灯，以反映计数器状态，输入端可接单脉冲或连续脉冲； (2)列出计数器的逻辑功能状态表； (3)画出对应触发脉冲时计数器各输出端波形(提示：加连续脉冲，用示波器观测对应波形)； (4)设计实验电路和步骤。 四、实验设备 实验室提供的设备见表 24-2。 表 24-2 名 称 型号与规格 数量 数字学习机 1 台 示波器 VP-5220D 1 台 D 触发器 74LS74 2 片 与非门 74LS00 2 片 J-K 触发器 74LS112 2 片 五、实验报告要求 1.画出实验线路图； 2.画出各计数器输出端的波形； 3.总结任意进制计数器(包括同步、异步触发)的设计方法。 六、注意事项 1.禁止拔插学习机上集成电路芯片； 2.根据学习机上芯片引脚说明图正确接线，特别要注意电源引脚千万不能接错，以免损坏芯 片，影响实验正常进行。 七、思考题 1.加法计数器和减法计数器的区别是什么？ 2.同步计数器和异步计数器的区别是什么？ 3.由 D 触发器和 J-K 触发器组成的计数器的区别是什么？ 4.根据逻辑电路分析十进制加法计数器是如何去掉后 6 个计数状态的？ 5.根据逻辑电路分析十进制减法计数器的每个状态变化过程。 清零 输入 图 24-2 异步二进制加法计数器 CP1 RD - Q1 K1 J1 CP1 RD - Q2 K2 J2 CP1 RD - Q3 K3 J3 CP1 RD - Q4 K4 Q4 J4 Q3 Q2 Q1 FF4 FF3 FF2 FF1 Q Q J K RD CP F4 Q Q J K RD CP F3 Q Q J K RD CP F2 Q Q J K RD CP F1 Q4 Q4 Q3 Q3 Q2 Q2 Q1 Q1 CP RD J41 J42 图 24-3 二——十进制加法计数器