时序题辑电蹈 5.5可编程时序逻辑电路 55.1可编程计数器 一、 可编程同步加法计数器 AB A0B0A BA2B2A3B3 0 A=B 1 暖 1 2。 0000 0l0b22 LD 74161 DOD D2 D CR
0 1 5.5 可编程时序逻辑电路 5.5.1 可编程计数器 一、可编程同步加法计数器 A0B0A1B1A2B2A3B3 CC14585 AB A0 A1 A2 A3 74161 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0D1 D2 D3 CR 1 1 AB 若 N = 11 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 10 0 0 0 0 01
时序逻楫电路 题】 二、可编程同步减法计数器 利用集成减法或可逆计数器的预置数功能实现。 如二进制减法计数器CC14526: CF一级联反馈输入 B0=CF·0302210 CF BO B CP CC14526 LD 0302010 LD (-)N<16 EN END,D,D: CR BO=LD 计数容量=N+1 N=D:D2D Do 异步清零 状态图：D3D2D1D→…→0 异步置数
二、可编程同步减法计数器 利用集成减法或可逆计数器的预置数功能实现。 如二进制减法计数器 CC14526 ： CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 1 EN CR LD CR 1 D0 D1 D2 D3 LD B EN 异步清零 异步置数 CF — 级联反馈输入 n n n n BO CF Q3 Q2 Q1 Q0 = (一) N < 16 BO = LD n n n n = Q3 Q2 Q1 Q0 计数容量 = N + 1 N = D3D2D1D0 状态图: D3D2D1D0 → … →0
五 时序墅辑电路 )N>16 0?01?02039 0?01r0z?0r CF BO BO CP CC14526 LD CP CC14526 LD B DD EN ENDo D:D: D [Eb,D, CR CR 级联1.最高一级的CF接1： 原则：2.BO接低一级的CF; 3.低一级的Q3接高一级的CP, 4.最低一级的BO接本级的EN; 5.其余各级的E=0; 6.各级的CR接在一起、LD接在一起由S控制
(二) N > 16 1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP CF BO D0 D1 D2 D3 EN CR LD B1 级联 原则: 1. 最高一级的 CF 接 1； 2. BO接低一级的CF ； 3. 低一级的Q3接高一级的CP ； 4. 最低一级的BO接本级的EN； 5. 其余各级的 EN = 0 ； 6. 各级的CR接在一起、 LD 接在一起由 S 控制。 CR VDD S
20021002pQ39 B CE BO CF BO CP CP CC14526 LD CP CC14526 LD VDD CR D,D: CR 工作1.将预置数送入计数器，使N=N,+16N, 原理：2.因CF。=B1=0,一直按减法规律计数： 3.当高二级减至0，CF=B1=1,待低一级也减 至0，EN=Bo=0,禁止CP输入，计数完成
1 CC14526 Q0 Q1 Q2 Q3 CP BO CP CF D0 D1 D2 D3 EN CR LD B0 EN CC14526 Q0 Q1 Q2 Q3 CP CF BO D0 D1 D2 D3 EN CR LD B1 CR VDD S CF CF0 N0 工作 原理: N1 1. 将预置数送入计数器，使 N = N0 + 16N1； 2. 因 CF0 = B1 = 0，一直按减法规律计数； 3. 当高一级减至0， CF0= B1 = 1，待低一级也减 至0，EN= B0 = 0，禁止CP 输入，计数完成
时序逻楫电路题 题D 5.5.2可编程逻辑器件PLD) (Programmable Logic Device) 一、PLD的基本结构和分类 (一)基本结构 输 输 输 出 PLD的输入缓冲电路
5.5.2 可编程逻辑器件 (PLD) (Programmable Logic Device) 一、PLD的基本结构和分类 (一) 基本结构 输 入 电 路 与 门 阵 列 或 门 阵 列 输 出 电 路 • • • • • • 输 入 输入项 积项 或项 输 出 1 A A A A A A PLD的输入缓冲电路
第五 时序楫电路 (二)分类 L.按可编程情况分 分类 与阵列 或阵列 输出电路 出现年代 PROM 固定 可编程 固定 70年代初 PLA 可编程 可编程 固定 70年代中 PAL 可编程 固定 固定 70年代末 GAL 可编程 固定 可组态 80年代初
(二) 分类 1. 按可编程情况分 分 类 与阵列 或阵列 输出电路 出现年代 PROM 固定 可编程 固定 70年代初 PLA 可编程 可编程 固定 70年代中 PAL 可编程 固定 固定 70年代末 GAL 可编程 固定 可组态 80年代初
时序逻辑电蹈 (1)PROM 一可编程只读存储器 (Programmable Read Only Memory) 2I1 或阵列 (可编程) 缺点： 只能实现标准 与或式 ·芯片面积大 ·利用率低，不经济 用途： ·存储器 函数表 与阵列 显示译码电路 (固定)
(1) PROM — 可编程只读存储器 I2 I1 I0 O2 O1 O 0 与阵列 (固定) 或阵列 (可编程) 缺点： • 只能实现标准 与或式 • 芯片面积大 • 利用率低,不经济 用途： • 存储器 • 函数表 • 显示译码电路 (Programmable Read Only Memory）
时序逻辑电路 (2)PLA 可编程逻辑阵列 (Programmable Logic Array) 或阵列 (可编程) 优点： ·与阵列、或阵列 都可编程 ·能实现最简与或式 缺点： ·价格较高 ·门的利用率不高 与阵列 (可编程) 02010
(2) PLA — 可编程逻辑阵列 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (可编程) 优点： • 与阵列、或阵列 都可编程 • 能实现最简与或式 缺点： • 价格较高 • 门的利用率不高 (Programmable Logic Array)
时序辑电蹈 (3)PAL 一可编程阵列逻辑 (Programmable Array Logic) 或阵列 优点： (固定) ·速度高 ·价格低 ·采用编程器现场 编程 缺点： ·输出方式固定 与阵列 一次编程 (可编程) 020100
(3) PAL — 可编程阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： • 速度高 • 价格低 • 采用编程器现场 编程 缺点： • 输出方式固定 一次编程 (Programmable Array Logic)
时序量电路 (4)GAL 一通用阵列逻辑(Generic Array Logic) 21110 或阵列 (固定) 优点： ·具有PAL的功能 ·采用逻辑宏单元 使输出自行组态 ·功能更强，使用 与阵列 义西 灵活，应用广泛 (可编程) 020100
(4) GAL — 通用阵列逻辑 I2 I1 I0 O2 O1 O 0 与阵列 (可编程) 或阵列 (固定) 优点： • 具有 PAL 的功能 • 采用逻辑宏单元 使输出自行组态 • 功能更强，使用 灵活，应用广泛 (Generic Array Logic)