组合辑电路 3.2加法器和数值比较器 3.2.1加法器 一、半加器和全加器 1.半加器（Half Adder) 两个1位二进制数相加不考虑低位进位。 A+B,=S(和)→C(进位) B S,C, 函数式 真值表 00 0 S,=A B,+A B 0 =A⊕B 1 Ci=AB
3.2 加法器和数值比较器 3.2.1 加法器 一、半加器和全加器 1. 半加器（Half Adder） 两个 1 位二进制数相加不考虑低位进位。 Ai Bi Si Ci 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 Si = Ai Bi + Ai Bi Ci = Ai Bi 真 值 表 函数式 = A B Ai+Bi = Si (和) → Ci (进位)
组合逻辑电路 半加器（Half Adder) S,=A B,+A B 逻 =A⊕B 式 C1=4B 图 曾用符号 国标符号 B B
逻辑图 曾用符号 国标符号 半加器 （ Half Adder ） Si & A i B i =1 Ci Σ CO SiA i B iCi HA Si A i B iCi S i = A i B i + A i B i Ci = A i B i 函数式 = A B
组合逻辑电蹈 2.全加器(Full Adder) 两个1位二进制数相加， 考虑低位进位。 A+B:+C-1(低位进位) 1011-4 -S(和)→C(向高位进位) 1110-B 1100 低位进位 高位进位一11001-S A B Ci S C A B Ci S 000 0 0 00 值 001 0 010 0 01 0 标准 S,=AB,C+A B,C+A B.C+AB,C 与或式 C=AB,C+A B,C+AB,C+AB,C
2. 全加器（Full Adder） 两个 1 位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) → Ci ( 向高位进位) 1 0 1 1 --- A 1 1 1 0 --- B + --- 低位进位 0 1 1 0 0 1 1 1 1 真 值 表 Si = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 Ci = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 标准 与或式 A B Ci-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Si Ci A B Ci-1 Si Ci 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 高位进位← --- S 0
全加器（Full Adder) 卡诺图 00011110 ©G0L10 0 0 1 @ 1升 5山 最简与或式 r-区cc486 。2c4
卡诺图 全加器（Full Adder） A BC 0 1 00 01 11 10 1 1 1 1 Si A BC 0 1 00 01 11 10 1 1 1 1 Ci 圈 “ 0 ” Si = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 Ci = Ai Bi + Ai Ci−1 + Bi Ci−1 Si = Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 + Ai Bi Ci-1 Ci = Ai Bi + Ai Ci−1 + Bi Ci−1 最简与或式 圈 “ 1
组合逻辑电路 逻辑图 曾用符号 (a)用与门、或门和非门实现 S99 克 克 FA 应岛由由肉肉空 国标符号
逻辑图 (a) 用与门、或门和非门实现 曾用符号 国标符号 Σ CO CI Si Ai BiCi-1 Ci FA Si Ai BiCi-1 Ci & & & & & & & ≥1 1 1 1 Ai Si Ci Bi Ci-1 ≥1
组合辑电路 (b)用与或非门和非门实现 S,=A,B,C+A B,C-+A,B,C+A B,C C=A,B,+A,C+B,C
(b) 用与或非门和非门实现 Si = Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 + Ai Bi Ci−1 Ci = Ai Bi + Ai Ci−1 + Bi Ci−1 & ≥1 & ≥1 1 1 1 Ci Si Ai Bi Ci-1
3.集成全加器 TTL:74LS183 双全加器 CMOS:C661 分节得， oD24,2B:2C11C1S 999999 Vcc2A 2B 2CI 2CO+1 2F 141312111098 74LS183 C661 1A 1B1C0Yc刘 123456 2S, 2C1C11B:1A1
3. 集成全加器 TTL：74LS183 CMOS：C661 双全加器 1 2 3 4 5 6 7 14 13 12 11 10 9 8 C661 VDD 2Ai 2Bi 2Ci-1 1Ci 1Si 2Si 2Ci 1Ci-1 1Bi 1Ai VSS 74LS183 VCC 2Ai 2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F 1A 1B 1CIn 1F GND 1Ai 1Bi 1Ci-1 1Ci 1Si 地 1COn+1
组合逻辑电路 二、加法器(Adder)实现多位二进制数相加的电路 1.4位串行进位加法器 A=AAA A B=B,B,B Bo 时南 4 特点： 电路简单，连接方便 速度低=4tpd td一1位全加器的平均 传输延迟时间
二、加法器（Adder） 实现多位二进制数相加的电路 1. 4 位串行进位加法器 特点： 电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均 传输延迟时间 A = A3 A2 A1 A0 B = B3 B2 B1 B0 C0 S0 A0 B0 C0-1 CO S CI C1 S1 A1 B1 CO S CI C2 S2 A2 B2 CO S CI C3 S3 A3 B3 CO S CI
组合更辑电路 2.超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 Co=AB+(A+Bo)Co- C=A B+(A+B)Co =AB+(4+B)4B+(4+B)Co C=AB,+(A,+B,)C 特点 优点：速度快 缺点：电路比较复杂
2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 0 0 0 0 0 0 1 ( ) C = A B + A + B C − 1 1 1 1 1 0 C = A B + (A + B )C 1 1 1 1 0 0 0 0 0 1 ( ) ( ) = A B + A + B A B + A + B C − 特点 优点：速度快 缺点：电路比较复杂 1 ( ) Ci = Ai Bi + Ai + Bi Ci−
组合辑电 Co=ABo+(Ao+Bo)Co- GAB+A+BA8+A+&C] 。S 集成芯片 超前进位电路 CMOS:CC4008 TTL: 74283 小品小民A民小民。 74LS283 c 应用举例 8421BCD码 →余3码
0 0 0 0 0 0 1 ( ) C = A B + A + B C − 1 1 1 1 1 0 0 0 0 0 1 ( ) ( ) C = A B + A + B A B + A + B C − 超前进位电路 Σ S3 Σ S2 Σ S 1 Σ S 0 C3 A 3 B 3 A 2 B 2 A 1 B 1 A 0 B 0 C0 - 1 CI CI CI CI C0C1C2 集成芯片 CMOS ：CC4008 TTL ： 74283 74LS283 应用举例 8421 BCD 码 → 余 3 码