北京大学：《计算机组织与体系结构》课程教学资源（讲义，下）设计多周期控制器微程序和中断

计算机组织与糸统结构 设计名周期控制器 微程序和中逝 Designing a multiple cycle Controller Microprogramming and exception (第十三讲) 程旭 2000420 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ ¯æ…§ù;‰é øö²Ð<œí ˆÈ[¦å Eftjhojoh!b!Nvmujqmf!Dzdmf!Dpouspmmfs Njdspqsphsbnnjoh!boe!Fydfqujpo Ē¯ZÅ  È

多周期实现概述 °单周期处理器的问题根源: ·对于最慢的指令,周期时间必须足够长 °解决方案 ·将指令处理分为更小的步骤 每个周期执行一步(而不是整个指令) 周期时间:执行最长步所需的时间 使所有的步骤尽量具有相同的长度 ·这是多周期处理器的本质所在 多周期处理器的优点: 周期时间非常短 ·不同的指令需要不同的周期数来完成 装入需要5个周期 跳转仅仅需要3个周期 允许每条指令多次使用同一个功能部件 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ JOÎಠe)<óØÚ<XÂl d ‡ ÍbÔ6XÛ¸È<óÊșO‡óS e·‡ ‡ ÚÛ¸ØÚÚÈãX9x ‡ £þ<ó; Ô9ÄàáHþ۸Š <óÊÈÖ ; ÔS9ÔXÊÈ  SÝX9x£KÝÌàXSz ‡ ­î<óØÚ<X￾￾üü eî<óØÚ<Xì ‡ <óÊÈ2Á ‡ áàXÛ¸ÔUáàX<óD9`ä  ™9ÔU þ<ó  Ç@™™ÔUþ<ó ‡ Œ£5Û¸îõSüàÔþsѼÊ

控制概述 °可以采用不同的初始表示来设计控制。然后,可以独立地择取序列控制, 和如何表示逻辑功能;最后,采用结构化逻辑技术,从多种方法中,选取 种来实现控制功能。 初始表示 Finite state diagram Microprogram Initial Representation 序列化控制 Explicit Next State Microprogram counter Sequencing control Function Dispatch roms 逻辑表示 Logic equations Truth tables Logic representation 实现技术 PLA ROM Implementation Technique hardwired control microprogrammed control 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ e ù›üáàXñŸ<9’u{ Ä âÈùÀŸ½ªcë{ È `V)<esÑ×Ôâțü§XêeTȢ©
Èݪ Ô¡9r„{ sÑÄ ×f² KDUGZLUHGFRQWURO PLFURSURJUDPPHG FRQWURO r„T ,PSOHPHQWDWLRQ7HFKQLTXH )LQLWH6WDWH'LDJUDP 0LFURSURJUDP 0LFURSURJUDP FRXQWHU 'LVSDWFK520V 520 7UXWK7DEOHV ([SOLFLW1H[W6WDWH )XQFWLRQ /RJLF(TXDWLRQV 3/$ e< /RJLF5HSUHVHQWDWLRQ cëê{ 6HTXHQFLQJ&RQWURO ñŸ< ,QLWLDO5HSUHVHQWDWLRQ

控制器设计 °用于定义具体指令系统控制器的状态图是高度结构化的 °利用这一结构,可以构建一个简单的微序列发生器 控制就变成为:对这个非常简单的设备进行编程 ·微程序编程 sequencer datapath control control microinstruction micro-PC sequencer 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ ×fîÑ eübnK'۸ϳ{ <XŠÕÒ¬z§XêX eýü­Ô§XÈùXÎÔþT)X‚cë¥ó< e{ ¬äÖÍ­þ2T)X’Û¯ êß ‡ ‚ßcêß VHTXHQFHU FRQWURO GDWDSDWK FRQWURO PLFUR3& VHTXHQFHU PLFURLQVWUXFWLRQ

微程序控制描述 PC Taken Next IRI Pc Ops Exec Mem Write-Back en sel ab Ex Sr aLUS R W M M-R Wr Dst 0000 Inc 0001 0 load 00011inc BEQ0010 zerol 11 0011 zero R:|0100 XXxxx Inc 1 fun 1 0101 zero1 0 011 oR:|0110 Inc 00or1 0111 zero LW: 1000 x inc 10 add 1 1001X Inc 1010x zero10 SW: 1011 x inc 0 add 1 1100 X zero 1 0 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ Þ;¿×fÿ  " LQF    ORDG   LQF  [ ]HUR    [ ]HUR    [ LQF IXQ   [ ]HUR       [ LQF   RU   [ ]HUR       [ LQF   DGG  [ LQF    [ ]HUR       [ LQF   DGG  [ ]HUR    3& 7DNHQ 1H[W,5 3& 2SV ([HF 0HP :ULWH%DFN HQ VHO $% ([ 6U $/86 5:0 05 :U'VW 5 25L /: 6: %(4

教学目标:已经掌握的內容 °计算机的五个基本部件 处理器 输入 控制 存储器 数据通路 输出 °本讲主题:多周期数据通路设计 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ eukXhþÎ￾￾¼Ê e￾￾†l î<óDBîÒu { DBîà ,|< ØÚ< g9gÎ ‰7"ÿ¼´µé

如何有效地利用我们的硬件? R∈Mem[Pc] A∈Rrs;B←Rr s←A+B s∈ A or zx s∈A+SX s∈A+SX M∈MemS]MemS]cB RrdS;Rr∈S; Rrd]∈=M; PC∈PC+4:|Pc∈PC+4:Pc∈PC+4;Pc∈PC+4;lPc←Pc+4;Pc∈Pc+sx °例如:存储器在不同的时间被使用了两次 每条指令的平均存储器访问时间=1+装入指令的频度+存储指令的频度≈13 ·如果cP=4.,指令存储器的利用率=1/48,数据存储器的利用率=03148 °在不降低性能的前提下我们可以减少硬件 额外的控制 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ ²…9x`YXA´œ&" e_V,|3&@ $⇐ 5>UV@%⇐ 5>UW@ 6⇐ $% 5>UG@⇐ 6 3&⇐ 3& 6⇐ $6; 0⇐ 0HP>6@ 5>UG@⇐ 0 3&⇐ 3& 6⇐ $RU=; 5>UW@⇐ 6 3&⇐ 3& 6⇐ $6; 0HP>6@⇐ % 3&⇐ 3& 3&⇐ 3& 3&⇐ 3&6;

Princeton组织 A-Bus B-Bus next Reg File lem PC c ZX SX V W-Bus °对指令和数据访问使用同一存储器 ·存储器利用率→1.3/48 在这种情况下,状态图无需变化 ·增加一些附加的控制信号 ·必须保证在每一周期,只有唯一的一个源驱动总线 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ 3ULQFHWRQ3ULQFHWRQô÷ eÍÛ¸`DBÂSüàÔ,|< ‡ ,|<ýü[ ⇒  eü­¡™‰ßŠÕÒ´Ô¬ê ‡ rtÔotX{ µË ‡ ™O±•ü£Ô<ó¾ÝÔXÔþdE| 5HJ )LOH $ % $%XV %%XV ,5 6 :%XV 3 & QH[W 3& =; 6; 0HP

教科书中的数据通路∶多周期数据通路 °所需硬件最少:1个存储器,1个加法器 PCW PC WrCond CSRo BrWr zero lord MemWr IRWr RegDst Reg Wr alusela Target 0 Ra RAdr Rt rb busa Ideal Reg file b2 Memory R 4→ WrAdr 32 Din dout Rd A busW bus 32 32 ALU Mux <<2 Control Extend 32 ALUOp Mento reg△ LUSelB 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@     0X[    0X[  0X[   0X[   ‰
]´ žJJO žJ eÔ@ÊÔåþ,|<þt©<    0HP:U    $/82S $/8 &RQWURO ,QVWUXFWLRQ 5HJ  ,5:U  5HJ )LOH 5D 5Z EXV: 5E    EXV$ EXV%  5HJ:U 5V 5W 5W 5G 3&:U 5HJ'VW $/86HO$  0HPWR5HJ ([WHQG ([W2S    ,PP   $/86HO% 7DUJHW  =HUR =HUR 3&:U&RQG 3&6UF %U:U  ,RU' $/82XW $/8 3& ,GHDO 0HPRU\ :U$GU 'LQ 5$GU 'RXW 0X[  

控制器FSM描述 R∈ MEM[PC] PCePC +4 0000 取指 A∈Rr B会R】译码取操作数 R-type LW ORi SW BEQ s← A fun B s∈ A or ZX/S∈A+sXys∈A+sX)s∈A-B 0100 0110 1000 1011 0010 equal Equal M∈MEMS] //MEMS]cB CEPC 1001 Rrd]∈S 1100 sX‖00 0011 R∈S Rr∈M 0101 0111 1010 北京大学计算机科学技术系 计算机系统结构教研室

ñ¯M§¯æ*§cù ¯æù;‰étÐ@ %(4 ,5⇐ 0(0>3&@ 3&⇐ 3& 5W\SH $⇐ 5>UV@ %⇐ 5>UW@ 6⇐ $IXQ% 5>UG@⇐ 6 6⇐ $RU=; 5>UW@⇐ 6 25L 6⇐ $6; 5>UW@⇐ 0 0⇐ 0(0>6@ /: 6⇐ $6; 0(0>6@⇐ % (TXDO 6: ªÛ ¥Õª¡0D ; ,|< ²m ×f)60ÿ             6⇐ $ % a(TXDO  3&⇐ 3& 6;__