计算机组织与糸统结构 流冰水技论 Introduction to Pipelining (第十四讲) 程旭 200058 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ¯æ §ù;é zc[Y Jouspevdujpo!up!Qjqfmjojoh Ä ZÅ È
单周期处理器 Branch Regist Instruction ALUSrc Instruction Control Z ∧ ero Fetch unit Clk ALUop Rd Rt rd 5:0 ALU Regist func Control Mux Rs Rt Regw ALUctr 13 busa Mem Wr IMemtoReg Rw Ra rb busw 3232-bit 32 32 Registers USB Clk z1 WrEn adr ×=aR Data in imm16 Instr16 Memorv Clk ALUSrc ExtOn 北京大学计算机科学技术系 计算机系统结构教研室
ñ ¯M§¯æ*§cù ¯æù;étÐ@ 08; 08; $/8 0X[ $/8FWU &ON EXV: 5HJ:U EXV$ EXV% 5Z 5D 5E ELW 5HJLVWHUV 5V 5W 5W 5G 5HJ'VW ([WHQGHU LPP $/86UF ([W2S 0HPWR5HJ &ON 'DWD,Q :U(Q $GU 'DWD 0HPRU\ 0HP:U =HUR ,QVWUXFWLRQ )HWFK8QLW &ON ,QVWUXFWLRQ ! -XPS %UDQFK ! ! ! ! ,PP 5G 0DLQ &RQWURO RS $/8 &RQWURO IXQF $/8RS 5HJ'VW $/86UF ! ! ,QVWU ! =HUR O 4 6
该单周期处理器的缺陷 °时钟周期时间长: ·对于装入指令,周期时间必须足够长: Pc的 Clock-to-Q+ 指令存储器访问时间+ 寄存器堆访问时间+ ALU延迟(地址计算)+ 数据存储器访问时间+ 寄存器对建立时间+ 时钟纽斜 对于所有其他指令,周期时间都比所需的要长很多! 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ O46´j§ eÊs<óÊÈS Íb9Û¸È<óÊÈOóS 3&X&ORFNWR4 Û¸,|<ÂÊÈ ,<ÚÂÊÈ $/8ʳÄukÅ DB,|<ÂÊÈ ,<ÍÎÊÈ Êsp eÍbÝJªÛ¸È<óÊÈѨÔXUS\î
多周期实现概述 °单周期处理器的问题根源: ·对于最慢的指令,周期时间必须足够长 °解决方案 ·将指令处理分为更小的步骤 每个周期执行一步(而不是整个指令) 周期时间:执行最长步所需的时间 使所有的步骤尽量具有相同的长度 这个多周期处理器的本质所在 °多周期处理器的优点 ·周期时间非常短 ·不同的指令需要不同的周期数来完成 装入需要5个周期 跳转仅仅需要3个周期 ·允许每条指令多次使用同一个功能部件 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ JOÎಠe)<óØÚ<XÂl d ÍbÔ6XÛ¸È<óÊÈOóS e· ÚÛ¸ØÚÚÈãX9x £þ<ó; Ô9ÄàáHþ۸Š<óÊÈÖ ; ÔS9ÔXÊÈ SÝX9x£KÝÌàXSz þî<óØÚ<Xüü eî<óØÚ<Xì <óÊÈ2 Á áàXÛ¸ÔUáàX<óD9`ä 9ÔU þ<ó Ç@ÔUþ<ó £5Û¸îõSüàÔþsѼÊ
多周期处理器 在每条指令的执行过程中,可以多次使用同一功能部件 PCW PCWrCond CSRo BrWr zero lord Mem Wr IRWr Reg Dst RegWr aluSelA Target P ero Ra RAdr Rt rb busa Ideal Reg file b2 Memory R 4→ WrAdr 32 Din dout Rd busW bus 32 32 ALU Mux Control Extend 32 ALUOp Mento reg△ LUSelB 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0X[ 0X[ 0X[ 0X[ JO46 eü£5Û¸X; ßùîõSüàÔsÑ¼Ê 0HP:U $/82S $/8 &RQWURO ,QVWUXFWLRQ 5HJ ,5:U 5HJ )LOH 5D 5Z EXV: 5E EXV$ EXV% 5HJ:U 5V 5W 5W 5G 3&:U 5HJ'VW $/86HO$ 0HPWR5HJ ([WHQG ([W2S ,PP $/86HO% 7DUJHW =HUR =HUR 3&:U&RQG 3&6UF %U:U ,RU' $/82XW $/8 3& ,GHDO 0HPRU\ :U$GU 'LQ 5$GU 'RXW 0X[
微程序设计 °精心设计的状态图易于用微序列器实现 ·简单地递增和转移场位 ·数据通路控制场位 °控制设计可以简化为微程序设计 °微程序设计是一个基本概念 ·通过建造一个非常简单地处理器,并对指令进行解释执征 ,来实现指令系统 特别适用于非常复杂的指令,以及寄存器传输比较少的情况 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ Þ;¿îÑ euXÕÒçbücë<r T)ær ` @Ï! DBîÃ{ ! e{ uùTêßcu eßcuÔþÎVÉ îÎôÔþ2 T)ØÚ<ÈJÍÛ¸¯ ·; È9r۸ϳ MÿÖüb2 áX۸ȹ,<ôg¨WåX
微程序设计对RISC产生的灵感 °如果简单指令能够以很高的时钟频率执行 °如果人们有能力编写产生微指令的编译器 °如果绝大多数程序仅仅使用简单指令和简单的寻址方式 °如果微码保存在RAM中,而非RoM中,那么就易于排错 °如果用于控制存储器的同一存储器还可被用为宏指令的 cache 那么,为什么不用微程序和可直接产生机器最低级语言的编译 器来跨越指令解释器呢? 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ Þ;¿îÑ)5,6&×O´¥O e VpT)Û¸Ñó¹\¬XÊse[; e VpÀÝÑoêm{óÛ¸Xê¥< e Vp±ûîDßcSüT)Û¸`T)XÏã e VpÕ±,ü5$0Èà2520Èw çbfí e Vpüb{ ,|<XàÔ,|<¬ÃücÛ¸X FDFKH e w È áüßc`ÃÈy{ó<Ô"{ÁÔXê¥ <9¼^Û¸·<6Û
意外事件和中断 °意外处理是控制部分的难点 °需要找到可以保存PC、并激活操作系统功能的方便 地方来放置检测意外事件、转移到状态或微指令 °当以后我们学习支持存储访问出现页面失效的流水 化CPU时,由于指令不能完成,并且恰好要在产生 意外事件的指令处重启程序,这使得控制的设计难 上加难! 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ?F»&¼]Ý eãêØÚ{ ¼ÚX eÔURù±,3&ÃJ¡0ϳsÑX 9B ãê_ÊÃ@ÏÕêÛ¸ e'¹âåÀ:4Õ,|ÂÎI6 X ê&38ÊÈbÛ¸áÑ`äÈJè DQUü{ó ãê_ÊX۸ءßcÈSk{ Xu Þt½
对控制描述进行修改 IR<= MEMPC PC <=PC +4 未定义指 EPC < PC-4 A<= Rirs PC < exp addi cause≤=10(R) R-tyl BEQ S<=A-B S≤AnB)S≤AZ)S≤A+sX)SA+SX 0010 overflow Equ PC <=PC M<= MEM IS MEMSI<=B sX‖00 Rrd」<=S RIot<=s RIrt]<=M EPC<=PCc·4 来自数据通路的其他条件 PC < exp addr gause < 12 (Ovf). 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ )×fÿ | i ,5 0(0>3&@ 3& 3& 5W\SH $ 5>UV@ % 5>UW@ 6 $IXQ% 5>UG@ 6 6 $RS=; 5>UW@ 6 25L 6 $6; 5>UW@ 0 0 0(0>6@ /: 6 $6; 0(0>6@ % 6: RWKHU þn Û¸ (3& 3& 3& H[SBDGGU FDXVH 5, (3& 3& 3& H[SBDGGU FDXVH 2YI RYHUIORZ 9¾DBîÃXJª5Ê (TXDO %(4 3& 3& 6;__ 6 $ % a(TXDO
教学目标:已经掌握的內容 °计算机的五个基本部件 处理器 输入 控制 存储器 数据通路 输出 °本讲主题:流水技术 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ eukXhþÎ¼Ê el T { DBîà ,|< ØÚ< g9gÎ 7 "ÿ¼´µé