计算机组织与糸统结构 设计单周期数掘通路 Designing a Single cycle Datapath (第十讲) 程旭 20004.13 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ¯æ §ù;é ø]²Ðkã05 Eftjhojoh!b!Tjohmf!Dzdmf Ebubqbui Ä Z Å È
本讲提纲 °绍 °离本课程的教学目标还有多远? °设计处理器的步骤 °数据通路、寄存器-寄存器操作的定时 °立即数逻辑操作的数据通路 装入和存储操作的数据通路 °转移和跳转操作的数据通路 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \ââ e¡ eÒßX-:ÂÛ¬Ýî°" euØÚ<X9x eDBîÃÃ,<,<¡0XnÊ eGDe¡0XDBîà e9`,|¡0XDBîà e@Ï`Ç@¡0XDBîÃ
编译器 接口 计算机凵 输入 控制 存储器 性能评价 数据通 输出 口口 口口 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ûÑË ×f DBîà ÑÇj y· F ÃÃ* ØÚ< Ø
9计算机组织与系统结构课程内容 °课程概述和计算技术发展简史(第一部分) 计算机性能(第二部分) °指令系统体系结构和M|PS(第三部分) °如何实现算术运算、如何设计ALU(第四部分) 建造能够执行指令的处理器(第五部分) °利用流水技术改进性能(第六部分) °存储系统: caches和虚拟存储器(第七部分) /0系统(第八部分) 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ÑÇjô÷>+´.;µé eÒßVÄ`ukT¥)TÆÄÔ¼ÚÅ eukûÑ `¼Ú eV)rk¤kÃV)u$/8 ¯¼Ú e۸ϳ'ϧX`0,36 Ý¼Ú eÎôÑó; Û¸XØÚ< h¼Ú e,2ϳ ?¼Ú eýüT ¯ûÑ A¼Ú e,|ϳ FDFKHV`.³,|< ×¼Ú
教学目标:已经掌握的內容 °计算机的五个基本部件 处理器 输入 控制 存储器 数据通路 输出 °本讲主题:数据通路设计 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 7 "ÿ¼´µé eukXhþÎ¼Ê el DBîÃu { DBîà ,|< ØÚ< g9gÎ
处理器性能 CP °计算机的性能决定于: 指令总数 ·时钟周期时间 指令总数 周期时间 每条指令的时钟周期数目 处理器设计(数据通路和控制)将决定 ·时钟周期时间 每条指令的时钟周期数目 °单周期处理器: ·优点:每条指令一个时钟周期 缺点:时钟周期时间太长 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 46WeukXûÑnb Û¸D Ês<óÊÈ £5Û¸XÊs<óD eØÚ<u DBîÃ`{ Ún Ês<óÊÈ £5Û¸XÊs<óD e)<óØÚ< ì £5Û¸ÔþÊs<ó Ês<óÊÈþS &3, Û¸D <óÊÈ
如何设计处理器:循序渐进 1分析指令系统=>数据通路需求 通过寄存器传输描述每条指令的意图 针对lSA寄存器,数据通路必须具备必要的存储元件 可能需要多个 数据通路必须支持每种寄存器传输 2.选择一组数据通路部件,建立时钟同步方法 3根据需求,组装数据通路 4.分析每条指令的实现,以确定如何设置影响寄存器传 输的控制点 5.装配控制逻辑 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ² îÑ46 Ú¿@ Úd۸ϳ !DBîÃ Ô î,<ôg £Ä £5Û¸XãÒ \Í,6$,<ÈDBîÃOKÛUX,|Ê ÃÑÔUîþ DBîÃOÕ£¡,<ôg ݽÔDBîüÊÈÎÊsà9© BÔÈ DBîà Úd£5Û¸XrȹBnV)BE¡,<ô gX{ ! { e
MIPS指令格式 °所有的MPS指令都是32位长。具有如下三种格式 26 ·R型 op d shamt funct 6 bits 5 bits 5 bits s bits 5 bits 6 bits 31 26 21 型 rt immediate 6 bits s bits 5 bits 16 bits J型 26 0 target address 6 bits 26 bits °不同的场位为: op:指令的操作 rs,rt,rd:源和目的寄存器描述符 · shamt:移位量 · funct:选择op场位指定的不同操作 · address/ immediate:地址偏移量或者立即数数值 target address:跳转指令的目标地址 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 0,367l? eÝX 0,36Û¸Ñ!SÄKÝVßÝ¡ãÖ 5_ ,_ -_ eáàX! RS Û¸X¡0 UV UWUG d`ÂX,<£Äú VKDPW Ï!£ IXQFW ݽ2S!ÛnXáà¡0 DGGUHVVLPPHGLDWH #Ï£êÙGDD WDUJHWDGGUHVV Ç@Û¸XÂÛ RS WDUJHWDGGUHVV ELWV ELWV RS UV UW LPPHGLDWH ELWV ELWV ELWV ELWV RS UV UW UG VKDPW IXQFW ELWV ELWV ELWV ELWV ELWV ELWV
本讲涉及的MIPS指令系统子集 °加法和减法 rt rd shamt funct · add rd,rs,rt 6 bits 5 bits 5 bits 5 bits 5 bits 6 bits sub rd rs rt 16 °或立即数: rs rt immediate ori rt, rs, imm16 6 bits 5 bits 5 bits 16 bits °装入和存储 lwrt. rs, imm16 swt rs, imm16 转移 beq rs, rt, imm16 26 °跳转 target address 6 bits 26 bits 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \â¹ú´0,367+ö et©`£© DGGUG UV UW VXEUG UV UW eêGD RULUW UVLPP e9`,| OZUW UVLPP VZUW UVLPP e@Ï EHTUV UWLPP eÇ@ MWDUJHW RS UV UW UG VKDPW IXQFW ELWV ELWV ELWV ELWV ELWV ELWV RS UV UW LPPHGLDWH ELWV ELWV ELWV ELWV RS WDUJHWDGGUHVV ELWV ELWV
逻辑寄存器传输 °寄存器传输语言(RTL)描述每条指令的意图 °所有的指令都以取指开始 op rs rt rd shamt funct=MEMIPC I op rs rt Imm16 MEMI PC I inst Register Transfers ADDu Rrd∈Rrs+Rrt; PC←PC+4 SUBU Rrd∈R|rs-Rrt; PC←PC+4 ORi R[rt∈=Rrs」 U zero ext((mm16); PC←PC+4 LOAD Rrt∈MEM[Rrs+ sign ext((mm16)};PC∈PC+4 STORE MEMIRrs」+ sign ext(lmm16)]∈=R[rt;PC∈PC+4 BEQ if(rrs]=rrt)then PC ePC sign ext(Imm16)100 else po←PC+4 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ kÁôPà e,UG@⇐ 5>UV@5>UW@ 3&⇐ 3& 68%8 5>UG@⇐ 5>UV@ 5>UW@ 3&⇐ 3& 25L 5>UW@⇐ 5>UV@∪ ]HURBH[W ,PP 3&⇐ 3& /2$' 5>UW@⇐ 0(0>5>UV@VLJQBH[W ,PP @ 3&⇐ 3& 6725( 0(0>5>UV@VLJQBH[W ,PP @⇐ 5>UW@ 3&⇐ 3& %(4 LI 5>UV@ 5>UW@ WKHQ3&⇐ 3&VLJQBH[W ,PP @__ HOVH3&⇐ 3& RS_ UV _ UW _UG_ VKDPW _ IXQFW 0(0>3&@ RS_ UV _ UW _,PP 0(0>3&@ LQVW 5HJLVWHU7UDQVIHUV