计算机组织与糸统结构 际法、浮点数 Pentium Bug (第九讲) 程旭 200043 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ¯æ §ù;é ù sk Qfoujvn!Cvh ÄËZ Å È
第一种无符号移位-加法乘法器 64位被乘数寄存器、64位ALU、64位乘积寄存器、32位乘数寄存器 Shift left Multiplicand Multiplier 64-bit ALU its Product Write Control 64 bits 乘法器=数据通路+控制 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \0ýV'+}Ð e!,D,<Ã!$/8Ã!,Ã,<Ã!,D,< 6KLIW5LJKW ,©< DBîà { 3URGXFW 0XOWLSOLHU 0XOWLSOLFDQG ELW$/8 6KLIW/HIW :ULWH &RQWURO ELWV ELWV ELWV
第三种乘法硬件 °32位被乘数寄存器、32位ALU、64位乘积寄存器(没有乘数寄存器) Multiplicand 32 bits 32-bit al Shift Right Product: (Multiplier) Control 64 bits Write 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \9ý& e!,D,<Ã!$/8Ã!,Ã,< uÝ,D,< 3URGXFW 0XOWLSOLHU 0XOWLSOLFDQG ELW$/8 :ULWH &RQWURO ELWV ELWV 6KLIW5LJKW
Booth算法探奥 运行中部 middle of run) 运行尾部 运行首部 end of run)o(1111)0 I(beginning of run) 当前位右边位解释 例 1串运行的首部 0001111000 100 1串运布的中部 0001111000 1串运行的尾部 0001111000 0串运行的中部 00011110 早期,由于移位比加法速度更快,采用该算法主要为了速度 将乘数中间的1串用 在第一次看见1时的一次初始减法和在最后一个1后的一次加法代替。 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ Ú,DÈX ü üÔõßÊXÔõñ£© ` üÔâÔþâXÔõt©·ÓÄ %RRWKÇÒ '!! Ç! · _ ¤ Xj¼ ¤ X¼ ¤ X¼ ¤ X¼ ½óbÏ!¨t©ózÈ¿ü¹k©UZóz ¤ j¼ EHJLQQLQJRIUXQ ¤ ¼ HQGRIUXQ ¤ ¼ PLGGOHRIUXQ
Booth:算法 1.依赖与当前和以前的位,进行下述步骤之一: 00:a.0串的中部,不进行任何运算操作. 01:b.1串的结束,将被乘数加到乘积的左半部 10:c.1串的首部,从乘积的左半部减去被乘数 11:d.1串的中部,不进行任何运算操作. 2.象第三种乘法算法一样,将乘积算术右移1位. 被乘数乘积(2x3) 被乘数乘积(2X3) 0010 000000110 0010 000011010 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ %RRWKÇ q*â'!`¹!X!¯ ßÄ9x Ô DX¼ ᯠÏ)¤k¡0 EX§3 Ú,Dt,ÃXº ¼ FXj¼ ¢,ÃXº ¼£,D GX¼ ᯠÏ)¤k¡0 5Ý¡,©k©Ô Ú,ÃkÇÏ! ,D ,à [ ,D ,à [
重温上一讲 °指令系统驱动ALU设计 移位器:从每次1位到桶式移位器逐步完善 °乘法:逐步完善 32位加法器、64位移位寄存器、32被乘数寄存器 ·可处理有符号数的 Booth算法 °可以设计出每次运算多位的乘法算法 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ ýY:0â e۸ϳ E| $/8u eÏ!< ¢£õ! JãÏ!< ä9`X e,© ä9`X !t©<Ã!Ï!,<Ã,D,< ÃØÚÝúËDX%RRWKk© eùuΣõ¤kî!X,©k©
本讲提纲 °温习上一讲内容、本讲内容介绍 °除法 °浮点数 ° Pentium Bug 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \ââ eý4ÞÔYÃY¡ e8© eBD e3HQWLXP%XJ
除法:手算过程 1001商( Quotient) 除数 10001001010被除数( Dividend) (Divisor) 1000 10 101 1010 1000 0余数( remainder or Modulo result) 查看可以减去多大的数,每步产生一位商 ·二进制=>1×除数or0×除数 °被除数=商x除数+余数 >|被除数丨=|商|+|除数 °循序渐进的三个除法算法 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ {Ç÷; 4XRWLHQW 8D 8D 'LYLGHQG -D UHPDLQGHURU0RGXORUHVXOW ¹ßù£îûXD£9{óÔ! `¯ !× 8D RU× 8D e8D [8D -D !_8D _ _ __ 8D _ e~cä¯XÝþ8©k© 'LYLVRU
第一种除法算法 °64位除数寄存器、64位AL、64位余数寄存器、32位商寄存 器 Divisor Shift right 64 bits Quotient Shift Left 64-bit AL bits Write Remainder Control 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ 5HPDLQGHU 4XRWLHQW 'LYLVRU ELW$/8 6KLIW5LJKW 6KLIW/HIW :ULWH &RQWURO ELWV ELWV ELWV \0ýÇ e!8D,<Ã!$/8Ã!-D,<Ã!, <
第一种除法算法对n位商和余数,需要n+1步 余数 商 除数 00000111000000100000 Q:0000D:00100000R:00000111-D=11100000 1: RER-D Q:0000D:00100000R:11100111 2b:+D,s|Q,0Q:0000D:00100000R:00000111 3: Shr d Q:0000D:00010000R:00000111-D=11110000 L: RER-D Q:0000D:00010000R:11110111 2b:+D,s|Q,0Q:000:00010000R:0000011 3: shr D Q:0000D:00001000R:00000111D=11111000 L: RER-D Q:0000D:00001000R:11111111 2b:+D,S|Q,0Q:0000D:00001000R:00000111 3: Shr D Q:0000D:00000100R:00000111D=11111100 1: RER-D Q:0000D:00000100R:00000011 2a: sI Q. 1 Q:0001D:00000100R:00000011 3: Shr D Q:0000D:00000010R:00000011-D=11111110 1: RER-D Q:0000D:00000010R:00000001 2a: sl Q. 1 Q:0011D:00000010R:00000001 3: Shr D Q:0011D:00000001R:00000001 北京大学计算机科学技术系 计算机系统结构教研室
ñ¯M§¯æ*§cù ¯æù;étÐ@ \0ýÇ -D 8D 4 ' 5 ' 5 5' 4 ' 5 E ' VO 4 4 ' 5 6KU ' 4 ' 5 ' 5 5' 4 ' 5 E ' VO 4 4 ' 5 6KU ' 4 ' 5 ' 5 5' 4 ' 5 E ' VO 4 4 ' 5 6KU ' 4 ' 5 ' 5 5' 4 ' 5 D VO 4 4 ' 5 6KU ' 4 ' 5 ' 5 5' 4 ' 5 D VO 4 4 ' 5 6KU ' 4 ' 5 Í Q! `-DÈÔUQ9