3.逻辑门电路3.1MOS逻辑门电路3.2TTL逻辑门电路3.6逻辑门电路使用中的几个实际问题
3. 逻辑门电路 3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.6 逻辑门电路使用中的几个实际问题
3.1MOS逻辑门3.1.1数字集成电路简介1、逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路2、逻辑门电路的分类二极管门电路分立门电路三极管门电路NMOS门逻辑门电路PMOS门MOS门电路CMOS门集成门电路TTL门电路A
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2、 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 3.1.1 数字集成电路简介 3.1 MOS逻辑门
1.CMOS集成电路：广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT74LVC74VAUC速度慢速度加快速度两倍于74HC低（超低）电压与TTL不兼容与TTL兼容与TTL兼容速度更加快抗干扰负载能力强负载能力强与TTL兼容抗干扰抗干扰功耗低负载能力强功耗低功耗低抗干扰功耗低2.TTL集成电路：广泛应用于中大规模集成电路74系列74LS系列74AS系列74ALS福A人
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路 4000系列 74HC 74HCT 74VHC 74VHCT 速度慢 与TTL不兼容 抗干扰 功耗低 74LVC 74VAUC 速度加快 与TTL兼容 负载能力强 抗干扰 功耗低 速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低 74系列 74LS系列 74AS系列 74ALS 2.TTL 集成电路: 广泛应用于中大规模集成电路
3.1.2逻辑门电路的一般特性低电平1.输入和输出的高11Uo输入低电平的上限值驱动门G负载门G2VL(max)Vo+VDp+VDD0输出输入高电平的下限值输入高电平VoH(min)高电平ViL(min)VH(min)输出高电平的下限值VoH(min)ViL(max)输出低电平的上限值输入输出VoL(max)低电平VoH(max)0低电平0G2门U范围G门 %范围A人
3.1.2 逻辑门电路的一般特性 1. 输入和输出的高、低电平 vO v I 驱动门 G1 负载门G2 1 1 输出高电平的下限值 VOH(min) 输入低电平的上限值 VIL(max) 输入高电平的下限值 VIL(min) 输出低电平的上限值 VOH(max) 输出 高电平 +VDD VOH(min) VOL(max) 0 G1 门 vO范围 vO 输出 低电平 输入 高电平 VIH(min) VIL(max) +VDD 0 G2 门 vI 范围 输入 低电平 vI
2.噪声容限在保证输出电平不变的条件下，输入电平允许波动的范围。它表负载门示门电路的抗干扰能力驱动噪声负载门输入高电平时的噪声容限：VoU11VH一当前级门输出高电平的最小值时允许负向噪声电压的最大值。驱动门G负载门G2+VDDV+VDDVoUi1输出VNH =VoH(min) - VH(minVVOH(min)1输入VNH负载门输入低电平时的噪声容限：AH(min)VL一当前级门输出低电平的最大VL(max)值时允许正向噪声电压的最大值VNL0输入VoL(max)0输出VNL=VL(max)-VOL(max0G,门u范围G,门u范围A
VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。 负载门输入高电平时的噪声容限： VNL —当前级门输出低电平的最大 值时允许正向噪声电压的最大值 负载门输入低电平时的噪声容限： 2. 噪声容限 VNH =VOH(min)－VIH(min) VNL =VIL(max)－VOL(max) 在保证输出电平不变的条件下，输入电平允许波动的范围。它表 示门电路的抗干扰能力 1 驱动 门 vo 1 负载门 vI 噪声
3.传输延迟时间传输延迟时间是表征门电路开关速度CMOS电路传输延迟时间的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入50%50%输入tPLL波形延迟了多长的时间'PLHI90%输出90%类型50%50%74HC74LVC74HCT74AUC参数VDD=5VVDD=3.3VVDD-1.8VVDD=5V10%10%1tpLn或tp(ns)782.10.9rrIA人
类型 参数 74HC VDD=5V 74HCT VDD=5V 74LVC VDD=3.3V 74AUC VDD=1.8V tPLH或tPHL(ns) 7 8 2.1 0.9 3.传输延迟时间 传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波 形的作用下，其输出波形相对于输入 波形延迟了多长的时间。 CMOS电路传输延迟时间 t PHL 输出 50% 90% 50% 10% t PLH t f t r 输入 50% 50% 10% 90%
4.功耗静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流.与电源电压VDp的乘积动态功耗：指的是电路在输出状态转换时的功耗对于TTL门电路来说，静态功耗是主要的CMOS电路的静态功耗非常低，CMOS门电路有动态功耗5.延时-功耗积是速度功耗综合性的指标.延时-功耗积，用符号DP表示6.扇入与扇出数扇入数：取决于逻辑门的输入端的个数A
4. 功耗 静态功耗：指的是当电路没有状态转换时的功耗，即门电路 空载时电源总电流ID与电源电压VDD的乘积。 5. 延时−功耗积 是速度功耗综合性的指标.延时−功耗积，用符号DP表示 扇入数：取决于逻辑门的输入端的个数。 6. 扇入与扇出数 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。(a）带拉电流负载当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。loH高电平扇出数：IHVIou（驱动门）NOHIm（负载门）IHlom：驱动门的输出端为高电平电流I：负载门的输入电流为。A
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 （a)带拉电流负载 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压 的降低。但不得低于输出高电平的下限值，这就限制了负载门的 个数。 I ( ) I ( ) N 负载门 驱动门 IH OH OH = 高电平扇出数: IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为
(b）带灌电流负载当负载门的个数增加时，总的灌电流。将增加，同时也将引起输出低电压V。的升高。当输出为低电平，并且保证不超过输出低电平的上限值。OLIoL（驱动门）NoL&1元（负载门）IoL：驱动门的输出端为低电平电流IL：负载门输入端电流之和
(b)带灌电流负载 I ( ) I ( ) N 负载门 驱动门 IL OL OL = 当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起 输出低电压VOL的升高。当输出为低电平，并且保证不超过输 出低电平的上限值。 IOL ：驱动门的输出端为低电平电流 IIL ：负载门输入端电流之和
3.1.3M0S开关及其等效电路N沟道增强型MOS管的结构和符号漏极D半导体层D0S（Source）:源极pB衬底栅极GG（Gate）：栅极n(氧化物)B(金属)D（Drain)：漏极PN结S源极SB（Substrate)：衬底(b)符号（a）结构示意图SiO2绝缘层E人
S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底 N沟道增强型MOS管的结构和符号 PN结 3.1.3 MOS开关及其等效电路 SiO2绝 缘层 半导体层