第2章TMS320C55x的硬件结构 ■2.1TMS320C55x的总体结构 ■2.2封装和引脚功能 ■2.3CPU结构 ■2.4CPU寄存器 ■2.5存储空间和I/0空间 ■2.6堆栈操作 ■2.7中断和复位操作 3
第2章 TMS320C55x的硬件结构 ◼ 2.1 TMS320C55x的总体结构 ◼ 2.2 封装和引脚功能 ◼ 2.3 CPU结构 ◼ 2.4 CPU寄存器 ◼ 2.5 存储空间和I/O空间 ◼ 2.6 堆栈操作 ◼ 2.7 中断和复位操作 3
2.1TMS320C55x的总体结构 。C55x芯片由CPU、存储空间、片内外设 组成 。不同芯片（例C5501,C5509A,C5510) 体系结构相同，具有相同的CPU,片上 存储器和外围电路配置以及封装引脚等 有所不同（具体见芯片手册）。 如：TMS320VC5509 A Fixed-Point Digital Signal Processor-Data Manual-SPRS205K-2008.pdf 4
2.1 TMS320C55x的总体结构 ⚫ C55x芯片由CPU、存储空间、片内外设 组成 ⚫ 不同芯片(例C5501, C5509A, C5510) 体系结构相同，具有相同的CPU，片上 存储器和外围电路配置以及封装引脚等 有所不同(具体见芯片手册)。 如: TMS320VC5509A Fixed-Point Digital Signal Processor-Data Manual-SPRS205K-2008年版.pdf 4
6 McBSP F.. EHPI McBSP 外设总线 GPIO A MMC/SD ROM SARAM 32KW 内部 96KW 存储器 DMA 接▣ DARAM 控带荆器 电源 空伟制 (M单元) 32KW McBSP EMIF 程序地址总线PAB(24) MMC/SD 星序读数据总线PB(32) 数据读地止总线B[BAB1(24) M单) 数据读数据总线B[BB](16) 数据读地址总线C[CAB] (24) 数据读数据总线C[CB](16) 篷置 2 RTC 数据读地址总线D[DAB](24) 数据读数据总线D[DB丁 69 改教材 数据写地址总线E[EAB]■(24) GPIO 数据写数据总线生出丁(16) 数据写地址总线F[FAB](24) 2/4 募 A/D 数据写数烟总线F[FB](16) 82-1TMS320VC550SA程所 TIMER ■ ■■■ 程序流 地址一数据流 数据运算 中断 单元 单元 单元 控制 (P unit) (A unit) (D unit) C55x 6 TIMER CPU 指令缓冲单元 仿真 (I unit) WDOG C55x CPU 控制 十引脚的数量视不同封装而定 5
M c B S P R T C I 2 C M M C / S D M c B S P W D O G T I M E R A / D G P I O T I M E R M c B S P M M C / S D D P L L U S B P L L U S B R O M 3 2 K W 电 源 控 制 内 部 存 储 器 接 口 S A R A M 9 6 K W D A R A M 3 2 K W D M A 控 制 器 E H P I G P I O A 程 序 流 单 元 ( P u n i t ) 地 址 - 数 据 流 单 元 （ A u n i t ） 数 据 运 算 单 元 ( D u n i t ) 指 令 缓 冲 单 元 （ I u n i t ） C 5 5 x C P U 中 断 控 制 仿 真 控 制 SDRAM 控制信号 异步存储器 控制信号 通用地址 和数据信号 6 66 22 7 / 8 2 / 4 754 5 / 4 7 3 2 外 设 总 线 引 脚 的 数 量 视 不 同 封 装 而 定 数 据 读 地 址 总 线 B [ B A B ] （ 2 4 ） 数 据 读 数 据 总 线 B [ B B ] （ 1 6 ） 程 序 读 地 址 总 线 P A B （ 2 4 ） 程 序 读 数 据 总 线 P B （ 3 2 ） 数 据 读 地 址 总 线 C [ C A B ] （ 2 4 ） 数 据 读 数 据 总 线 C [ C B ] （ 1 6 ） 数 据 读 地 址 总 线 D [ D A B ] （ 2 4 ） 数 据 读 数 据 总 线 D [ D B ] （ 1 6 ） 数 据 写 地 址 总 线 E [ E A B ] （ 2 4 ） 数 据 写 数 据 总 线 E [ E B ] （ 1 6 ） 数 据 写 地 址 总 线 F [ F A B ] （ 2 4 ） 数 据 写 数 据 总 线 F [ F B ] （ 1 6 ） 改教材 5 (M 单元 ) C55x CPU (EMIF) 图2-1 TMS320VC5509A框图 (M 单元 )
2.1TMS320C55x的总体结构 2.1.1C55xCPU内部总线结构 2.1.2C55x的CPU组成 2.1.3C55x存储器配置 。2.1.4C55x外设配置 6
2.1 TMS320C55x的总体结构 ⚫ 2.1.1 C55x CPU内部总线结构 ⚫ 2.1.2 C55x的CPU组成 ⚫ 2.1.3 C55x存储器配置 ⚫ 2.1.4 C55x外设配置 6
2.1.1C55xCPU内部总线结构 ●内部独立总线：12组 ◆程序地址总线（PAB):1组，24位 ◆程序数据总线(PDB):1组，32位 ◆数据读地址总线(BAB、CAB、DAB):3组，24位 ◆数据读总线(BB、CB、DB):3组，16位 ◆数据写地址总线（EAB、FAB):2组，24位 ◆数据写总线（EB、FB):2组，16位。 7
2.1.1 C55x CPU内部总线结构 ⚫内部独立总线:12组 ◆ 程序地址总线（PAB）:1组,24位 ◆ 程序数据总线（PDB）:1组,32位 ◆ 数据读地址总线（BAB、CAB、DAB）:3组,24位 ◆ 数据读总线（BB、CB、DB）:3组，16位 ◆ 数据写地址总线（EAB、FAB）:2组，24位 ◆ 数据写总线（EB、FB）:2组,16位。 7
2.1.2C55x的 组成：32×16位指令缓冲队列：指令译码器。 功能：接收程序代码并放入指令缓冲队列： CPU组成 由指令译码器解释指令再把指令流传 给其它的工作单元。 ●指令缓冲单元(I单元) 组成：程序地址发生器；程序控制逻辑 功能：产生所有程序空间地址，并送 ●程序流单元(P单元) 到PAB总线 ●地址=数据流单元(A单元) 组成：数据地址产生电路(DAGD); 附加16位ALU和1组寄存器。 ●数据运算单元(D单元)， 功能：产生读写数据空间地址，并送 到BAB、CAB、DAB总线。 ●存储器接口单元(M单元) 组成：1个40位的ALU;2个乘加单元 是CPU和数据空间或IVO (MAC);1个40位的筒形移位寄存器 空间之间传输所有数据 (barrel shifter);若干寄存器。 的中间媒介 功能：CPU中最主要的部分，是主要 CPU的5单元：M-I-P-A-D 的数据处理部件 8
⚫指令缓冲单元(I单元) ⚫程序流单元(P单元) ⚫地址-数据流单元(A单元) ⚫数据运算单元(D单元) ⚫存储器接口单元(M单元) 2.1.2 C55x的 CPU组成 组成:程序地址发生器; 程序控制逻辑 功能:产生所有程序空间地址, 并送 到PAB总线 组成:数据地址产生电路(DAGEN); 附加16位ALU和1组寄存器。 功能:产生读/写数据空间地址,并送 到BAB、CAB、DAB总线。 组成:1个40位的ALU; 2个乘加单元 (MAC);1个40位的筒形移位寄存器 (barrel shifter); 若干寄存器。 功能:CPU中最主要的部分,是主要 的数据处理部件 是CPU和数据空间或I/O 空间之间传输所有数据 的中间媒介 组成:32×16位指令缓冲队列; 指令译码器。 功能:接收程序代码并放入指令缓冲队列; 由指令译码器解释指令,再把指令流传 给其它的工作单元。 8 CPU的5单元: M-I-P-A-D
2.1.3C55x存储器配置 ●存储空间< 片内存储空间共有352KB(176K字) 外部存储空间共有16MB(8M字) ●支持的存储器类型 异步SRAM、EPROM; 同步DRAM;(同步动态RAM) (SBSRAM)H同步突发SRAM(同步突发静态RAM) 特点< 采用统一的程序/数据地址空间存储空间； 工/O空间与程序/数据地址空间分开 附表1C55x片内存储器配置 存储器 5501 5502 5503 5506 5507 5509 5510 ROM(KB) 32 32 64 64 64 64 32 RAM(KB) 32 64 64 128 128 256 320 9
2.1.3 C55x存储器配置 ⚫存储空间 ⚫支持的存储器类型 ⚫特点 片内存储空间共有352KB(176K字); 外部存储空间共有16MB (8M字) 异步SRAM、EPROM； 同步DRAM; (同步动态RAM) 同步突发SRAM(同步突发静态RAM) 采用统一的程序/数据地址空间存储空间; I/O空间与程序/数据地址空间分开 存储器 5501 5502 5503 5506 5507 5509 5510 ROM(KB) 32 32 64 64 64 64 32 RAM(KB) 32 64 64 128 128 256 320 附表1 C55x片内存储器配置 9 (SBSRAM)
第一章表1-1C55x与C54x的比较 C54x C55x MAC 1 2 累加器 2 4 读总线 2 3 写总线 1 2 程序取指（总线） 1 1 地址总线 4 6 程序（指令）字长 16位 8/16/24/32/40/48位 数据字长 16位 16位 寻址数目对应保证高速并行操作 辅助寄存器ALU2(每个16位 3（每个24位)。 ALU 1(40位) 1(40位)，1(16位) 辅助寄存器 8 8 数据寄存器 0 4 存储器空间 分开的程序/数据 统一的空间 auxiliary register arithmetic separate TMS320C55x Technical unit(ARAUO and ARAU1) Overview (SPRU393)-23 10
第一章表1-1 C55x与C54x的比较 C54x C55x MAC 1 2 累加器 2 4 读总线 2 3 写总线 1 2 程序取指(总线) 1 1 地址总线 4 6 程序(指令)字长 16位 8/16/24/32/40/48位 数据字长 16位 16位 辅助寄存器ALU 2（每个16位） 3（每个24位） ALU 1（40位） 1(40位), 1(16位) 辅助寄存器 8 8 数据寄存器 0 4 存储器空间 分开的程序/数据 统一的空间 auxiliary register arithmetic separate unit (ARAU0 and ARAU1) TMS320C55x Technical Overview (SPRU393)-23页 寻 址 数 目 对 应 保 证 高 速 并 行 操 作 10
2.1.4C55x外设配置 (BGA封装是4路；LQFP是2路 ●模数转换器(ADC)<10位，用于采集电压、面板旋钮的输入值 ●可编程数字锁相环时钟发生器(DPLL)< VC5509A时钟频率可达200MHz,最小机器周期为5ns ●指令高速缓存(I-Cache)< 1个可配置的24KB存储器，可最 (TMS320VC5501,5502,5510有) 小化对外部存储区的访问 ●外部存储器接口(EMF)← 可实现与各种存储器无缝连接 ®直接存储器访问控制器(DMA 无CPU参与下，允许数据在内 部存储器和外部存储器、增 ●多通道串行缓冲口(McBSP) 强型主机接口(EHP)间传输 全双工串口，VC5509有3个McBSP 11
⚫指令高速缓存(I-Cache) ⚫外部存储器接口(EMIF) ⚫直接存储器访问控制器(DMA) ⚫多通道串行缓冲口(McBSP) 2.1.4 C55x外设配置 ⚫模数转换器(ADC) ⚫可编程数字锁相环时钟发生器(DPLL) 10位, 用于采集电压、面板旋钮的输入值 VC5509A时钟频率可达200MHz,最小机器周期为5ns 1个可配置的24KB存储器,可最 小化对外部存储区的访问 可实现与各种存储器无缝连接 无CPU参与下,允许数据在内 部存储器和外部存储器、增 强型主机接口(EHPI)间传输 全双工串口,VC5509有3个McBSP (TMS320VC5501, 5502, 5510有) 11 (BGA封装是4路;LQFP是2路)
●增强型主机接口(EHP) 为16位并行接口，用于提供主 处理器对DSP上内部存储器 ●2个20位通用定时/计数器 的访问，可被配置成复用或非 复用形式 ●8个(BGA;LQFP是7个)可配置的通用/0引脚(GPIO) ●实时时钟(Real Time Clock,RTC) 提供一个时间参考，并能产生基于时间的报警来中断DSP ●看门狗定时器(Watchdog Timer) 可在软件陷入循环又没有受控退出的情况下，防止系统死锁 ●USB目前VC5506、VC5507、VC5509(A)各提供1个USB接口 12
⚫增强型主机接口(EHPI) ⚫2个20位通用定时/计数器 ⚫8个(BGA;LQFP是7个)可配置的通用I/O引脚(GPIO) ⚫实时时钟(Real Time Clock, RTC) ⚫看门狗定时器(Watchdog Timer) ⚫USB 为16位并行接口,用于提供主 处理器对DSP上内部存储器 的访问, 可被配置成复用或非 复用形式 提供一个时间参考, 并能产生基于时间的报警来中断DSP 可在软件陷入循环又没有受控退出的情况下, 防止 系统死锁 目前VC5506、VC5507、VC5509(A)各提供1个USB接口 12
