时序题量电路 5.2计数器(Counter) 5.2.1计数器的特点和分类 一、计数器的功能及应用 1.功能： 对时钟脉冲CP计数。 2.应用：分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等 二、计数器的特点 L,输入信号： 计数脉冲CP Moore型 2.主要组成单元： 时钟触发器
5.2 计数器 (Counter) 5.2.1 计数器的特点和分类 一、计数器的功能及应用 1. 功能： 对时钟脉冲 CP 计数。 2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。 二、计数器的特点 1. 输入信号： 计数脉冲 CP Moore 型 2. 主要组成单元： 时钟触发器
时序逻楫电路 三、计数器的分类 按数制分： 二进制计数器 十进制计数器 N进制（任意进制）计数器 按计数 加法计数器 方式分： 减法计数器 可逆计数(Up-Down Counter) 按时钟 同步计数器(Synchronous~) 控制分： 异步计数器(Asynchronous~) 按开关 TTL计数器 元件分： CMOS计数器
三、 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 加法计数器 减法计数器 可逆计数 (Up-Down Counter) 按时钟 控制分： 同步计数器 (Synchronous ) 异步计数器 (Asynchronous ) 按开关 元件分： TTL 计数器 CMOS 计数器
五 时序更楫电路 5.2.2二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效 状态数M。 3位二进制同步加法计数器： 000-- M=23=8 4位二进制同步加法计数器： 0000 --→ 1111 M=2=16 n位二进制同步加法计数器： M=2
5.2.2 二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效 状态数 M 。 3 位二进制同步加法计数器： 2 8 3 M = = 0000 1111 /1 4 位二进制同步加法计数器： 000 111 /1 2 16 4 M = = n 位二进制同步加法计数器： n M = 2
时 一、二进制同步计数器 IFF2、FFI、FFO n位二进制同步加法 计数器级联规律： 7,=2e2,er2-i0 来一个CP Carry CP 222120 当2=1，CP高位的进位 0 0 当212=1，CP 02"0"0n 0 到来即翻 3 J0后K=1=T 0 456- 0 J1K1=0=T J2=K2=0120=T2 0
一、二进制同步计数器 (一) 3 位二进制同步加法计数器 FF2、FF1、FF0 Q2、Q1、Q0 设计方法一： 按前述设计步骤进行 （P270 271） 设计方法二： 按计数规律进行级联 CP Q2Q1Q0 C 0 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 0 C = Q2 n Q1 n Q0 n — Carry 向高位的进位 来一个CP 翻转一次 J0= K0 = 1 当Q0=1，CP 到来即翻转 J1= K1 = Q0 当Q1Q0=1，CP 到来即翻转 J2= K2 = Q1Q0 = T0 = T1 = T2 n 位二进制同步加法 计数器级联规律： -1 0 1 2 1 0 = = − − = i j n j n n n i n Ti Qi Q Q Q Q
时序逻电路 J0=K6=1 J1K1=2 J2=K2=Q12 FF2 串行进位 和拉 触发器 负载均匀 并行进位 低位触发 器负载重
J0= K0 =1 J1= K1 = Q0 J2= K2 = Q1Q0 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 & & C Q0 Q1 Q2 Q0 Q1 Q2 串行进位 触发器 负载均匀 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 & & C Q0 Q1 Q2 Q0 Q1 Q2 并行进位 低位触发 器负载重
时序逻辑电路 (仁)3位二进制同步减法计数器 CP 222120B FF2、FF1、FF 0 000 02、21、00 111 0 级联规律： 2 10 0 3 10 0 1-o0ofoi-foj 4 00 0 1 6 T=1 0 T2=0"0" 7 00 1 巨白自
B = Q2 n Q1 n Q0 n Borrow 若用T 触发器： (二) 3 位二进制同步减法计数器 CP Q2Q1Q0 B 0 1 2 3 4 5 6 7 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 FF2 、FF1 、FF0 Q2 、Q1 、Q0 — 向高位发出的借位信号 T0 = 1 T1=Q0 n T2= Q1 n Q0 n 级联规律： -1 0 1 2 1 0 = = − − = i j n j n n n i n Ti Qi Q Q Q Q CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF1 & & B Q0 Q1 Q2 Q0 Q1 Q2
时序逻辑电 (三)二进制同步可逆计数器 单时钟输入二进制同步可逆计数器 加减 CIB &E 控制端 U1D中 T色 FF O U/D=0 加计数 T6=1、T=0"、T2=Q"0 C1B=252'26 U/D=1 减计数 To=1、T1=0"、T2=Q'0" C/B=OO"O
(三) 二进制同步可逆计数器 单时钟输入二进制同步可逆计数器 加/减 控制端 U / D = 0 加计数 T0 = 1、T1= Q0 n 、T2= Q1 nQ0 n / 2 1 0 n n n C B = Q Q Q U / D = 1 减计数 T0 = 1、T1= Q0 n 、T2= Q1 nQ0 n n n n C B Q2 Q1 Q0 / = CP Q0 1J 1K C1 FF0 1 Q0 Q2 1J 1K C1 FF2 Q2 Q1 1J 1K C1 FF1 Q1 U /D 1 & 1 & 1 & 1 C/B
时序逻辑电路 双时钟输入二进制同步可逆计数器 FF. 102 加计数脉冲 CPU 减计数脉冲 CPD o CPo-CPu+CPD CPu和CPD互相排斥 CP=CPUQo"+CPp2o CPU=CP,CPD=0 CP-CPuQ Q"+CP CPD-CP,CP-0
双时钟输入二进制同步可逆计数器 加计数脉冲 减计数脉冲 CP0= CPU+ CPD CP1= CPU ·Q0 n + CPD · Q0 n CP2=CPU · Q1 n Q0 n+ CPD · Q1 n Q0 n CPU 和CPD 互相排斥 CPU= CP，CPD= 0 CPD= CP，CPU= 0 CPU Q0 1J 1K C1 1 FF0 Q0 Q2 1J 1K C1 1 FF2 Q2 Q1 1J 1K C1 1 FF1 Q1 1 & 1 & 1 CPD
五 时序墅辑电路 (四)集成二进制同步计数器 1.集成4位二进制同步加法计数器 1)74LS161和74LS163 引脚排列图 逻辑功能示意图 Voc CO QQ Q,Q,CTLD 0011 8 9999 161514131211109 CTpc 74161(3) 74161 12345678 8。↓↓。J CR CP D。D1D2D3CTp地 0011 异步清零 CR=023~Q=0000 同步并行置数CR=1,LD=0,CP个Q3~Qo=D3~D
(四) 集成二进制同步计数器 1. 集成 4 位二进制同步加法计数器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 74161(3) VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地 引脚排列图 逻辑功能示意图 74161 Q0 Q1 Q2 Q3 CTT LD CO CP CTP CR D0 D1 D2 D3 0 0 0 0 0 0 1 1 0 0 1 1 CR = 0 Q3 Q0 = 0000 同步并行置数 CR=1，LD=0，CP 异步清零 Q3 Q0 = D3 D0 1) 74LS161 和 74LS163
时序电路 74163的状态表 输 入 输 出 注 CR LD CTp CTT CP D3 D2 D Do O3+1O2+1O+1Q0ICO 0×××个×××× 0 000 清零 10××个d3d2d1dl ds d d d 置数 1111↑×××× 计数 110××××× 保 持 11×0××××× 保 持 0 CR=1,LD=1,Cp个，CTp=CTT=1 二进制同步加法计数 CR-1,LD=1,CTpCTT=0 保持 若CTT=0C0=0 若CT=1 C0=QQ50'06
74161的状态表 输 入 输 出 注 CR LD CTPCTT CP D3 D2 D1 D0 Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计 数 保 持 保 持 0 清零 置数 CR=1, LD=1, CP，CTP = CTT =1 二进制同步加法计数 CR=1，LD =1， CTPCTT = 0 保持 若 CTT = 0 CO = 0 若 CTT = 1 n n n n CO = Q3 Q2 Q1 Q0 74163