12.1 等精度频率计设计 12.2 使用IP Core设计FIR滤波器

1.1 EDA技术及其发展 1.2 EDA技术实现目标 1.3 硬件描述语言VHDL 1.4 VHDL综合

4.1 多路选择器VHDL描述 4.2 寄存器描述及其VHDL语言现象 4.3 1位二进制全加器的VHDL设计

3.1 概述 3.2 简单PLD原理

8.1 实体 8.2 结构体 8.3 子程序(SUBPROGRAM)

9.1 顺序语句 9.2 VHDL并行语句

11.1EDA软件接口流程 11.2 Synplify与MAX+plusII的接口 11.3 ModelSim与MAX+plusII的接口

10.1 面积优化 10.2 速度优化 10.3 使用MAX+plusII优化设计 10.4 其他设置

7.1 一般有限状态机的设计 7.2 Moore型有限状态机的设计 7.3 Mealy型有限状态机的设计

6.1 原理图方式设计初步 6.2 较复杂电路的原理图设计 6.3 参数可设置LPM宏功能块应用