一、数字电路根据其工作特点和结构的不同可以分为两大类:组合电路——不具备有记忆功能

数字电路根据其工作特点和结构的不同可以分为两大类: 组合电路——不具备有记忆功能。 时序电路——具备有记忆功能

一、组合逻辑电路的实验 1、电路设计 例一：设计一个由与非门或数据选择器或 3/8 译码器组成的裁判表决电路， 该电路有如下功能：有 A、B、C 三名裁判，其中 A 为主裁判，B、C 为副裁判

第六章 Verilog的数据类型及逻辑系统 • 学习Verilog逻辑值系统 • 学习Verilog中不同类的数据类型 • 理解每种数据类型的用途及用法 • 数据类型说明的语法 第7章 结构描述(structural modeling) • 如何使用Verilog的基本单元(primitives) • 如何构造层次化设计 • 了解Verilog的逻辑强度系统 第8章 延时模型 学习内容： 1. 如何说明块延时 2. 如何说明分布延时 3. 如何说明路径延时 4. 怎样在模块中说明时序检查 5. 标准延时格式SDF（Standard Delay Format) 第九章 编译控制的使用 • 开发商提供的Verilog库 • 用Verilog库仿真 • Verilog源代码加密 • 其它仿真器相关的问题

例一：下图电路中74157是四位二选一,其输 出端的逻辑表达式为Y=E(A D0+AD1 ),7485是 四位数字比较器

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点

在各种复杂的数字电路中,不但需要对二值信号 进行算术运算和逻辑运算,还经常需要将这些信号和 运算结果保存起来。为此，需要使用具有记忆功能 的基本单元。能够存储一位二值信号的单元电路， 被称为触发器。用“FF”表示。 为了实现记忆一位二值信号的功能，触发器必 须具备以下两个基本特点

可采用与同步时序电路设计的方法，应注意时钟脉冲的选取 例用D触发器设计x1

学科基础课平台必修课 《高等数学 B1》 《高等数学 B2》 《大学物理 A1》 《大学物理 A2》 《大学物理实验》 《C++程序设计》 《C++程序设计实验》 《C++程序设计实训》 《线性代数》 《概率论与数理统计 B》 《离散数学Ⅰ》 《计算机组成原理 I》 《数据结构 I》 《数据结构 I 实验》 《计算机网络原理Ⅰ》 《操作系统 I》 《操作系统Ⅰ》 学科基础课平台选修课 《数字逻辑》 《Java 程序设计》 《Java 程序设计实验》 《数据库原理 A》 《编译原理》 《软件工程概论 A》 《汇编语言与接口技术》 《算法分析与设计》 《人工智能导论》 专业课平台必修课 《计算机类认识实习》 《美术基础》 《平面图像处理》 《设计美学》 《数媒毕业设计Ⅰ、Ⅱ》 《数字媒体毕业实习》 《数字媒体技术概论》 《数字媒体生产实习》 《数字摄影与视频处理》 《数字图像处理 A》 《数字音频处理》 《数字音频处理实验》 专业课选修平台 《计算机图形学》 《Java ME 程序设计实验》 《计算机游戏设计与开发实验》 《传播学》 《动画原理与设计》 《计算机游戏角色设计基础》 《静态网页开发技术》 《三维动画设计及建模基础》 《色彩基础与配色》 《移动媒体游戏设计》 《计算机游戏设计与开发》 《数字影视编导与剪辑》 《数字影视特效技术》 《数字作品鉴赏》 《虚拟现实技术》 《虚拟现实技术课程设计》 《用户界面设计与测试》 《纪录片创作》

2-1(a), 2-2(b), 2-3(c), 2-6(c) 3-1,3-2(a), 3-3(b), 3-4(c), 3-5(d), 3-9(a) 请用VHDL语言描述与或非门和异或门