第4章组合逻辑设计原理 一、逻辑代数基础 二、组合电路分析 三、组合电路综合

组合逻辑电路基本单元——门电路，没有记忆功能； 时序逻辑电路基本单元——触发器，有记忆功能。 时序电路结构框图如图 5.2 所示。 时序逻辑电路由组合电路和存储电路两部分构成

6.1 概述 6.2 555定时器 6.3 555定时器的基本应用电路

中国科学技术大学：《数字逻辑电路》课程教学资源（实验课件）数字逻辑电路实验讲义（图片版）

广东海洋大学：《数字电子技术》课程教学资源（授课计划）教案20 9．1 矩形脉冲的特性参数 9．2 施密特触发电路 9．4 多谐振荡电路

复旦大学：《集成电路工程》教学资源（硕士士学位论文）分数分频频率综合器中噪声折叠问题的研究与电路设计

复旦大学：《集成电路工程》教学资源（硕士士学位论文）宽带分数分频频率综合器中电荷泵和分频器电路设计

新疆大学：《数字逻辑电路》课程教学资源（PPT讲稿）数字电路课程小结及试题分析（2010）

三、数据选择器 MUX:称为多路选择器或多路开关

2.1 概述 2.2 半导体二极管和三极管的开关特性 2.3 最简单的与、或、非门电路