能够存储一位二进制数字信号的逻辑电路称为触发器(Fip-Fop,简称FF)

电子科技大学：《电子设计自动化技术》课程教学资源（讲义课件）第一章 TOP_DOWN 流程

一、标识符 二、数据对象(对象的申明) 三、数据类型 四、操作符

1. 属性可描述的项目包括types, subtypes, procedures, functions, signals, variables, constants, entities, architectures, configurations, packages, components等 2. 一般格式：name’attribute_identifier

一、COMPONENT语句 二、COMPONENT_INSTANT语句

5.1引言 5.2基于LAN的接入 5.3基于交互式电视网的接入 5.4基于电话网的ADSL接入

一、VHDL的顺序语句 二、VHDL的其它语句 三、LOOP 四、NEXT

Active-HDL Design Entry Tools HDL Editor （HDE） State Diagram Editor （FSM） Block Diagram Editor （BDE）

VHDL 的构造体基本结构 p.271 表 4-28 architecture arch_name of entity_name is declarations and definitions; 说明部分 begin concurrent statement; 语句部分 end arch_name; 构造体语法要点：

Learning VHDL must learn What is Combinatorial Logic What is Sequential Logic What is Concurrent Statement What is Process Statement