第8章时序逻辑电路 81触发器 能够存储一位二进制数字信号的逻辑电路称为触发器 (Fip-Fop,简称FF)。 81.1触发器基本概念 1.基本RS触发器 e g (1)电路组成 g R b 图8-1基本RS触发器 a)电路b逻辑符号
第8章 时序逻辑电路 8.1 触发器 8.1.1 触发器基本概念 能够存储一位二进制数字信号的逻辑电路称为触发器 (Flip-Flop,简称FF)。 ⒈ 基本RS触发器 ⑴ 电路组成
2.基本RS触发器的改进 (1)钟控RS触发器 由统一的CP脉冲触发翻转 属于电平触发,具有“透明”特性。 缺点:存在“空翻”现象
⒉ 基本RS触发器的改进 ⑴ 钟控RS触发器 由统一的CP脉冲触发翻转。 属于电平触发,具有“透明”特性。 缺点:存在“空翻”现象
(2)主从型RS触发器 由主触发器F1和从触发器F2串接而成。 属于脉冲触发,不存在“空翻”现象。 缺点:仍有输出状态不定问题
⑵ 主从型RS触发器 由主触发器F1和从触发器F2串接而成。 属于脉冲触发,不存在“空翻”现象。 缺点:仍有输出状态不定问题
(4)边沿触发 根据时钟脉冲CP上升沿或下降沿时刻的输入信号转 换输出状态。 抗干扰能力和实用性大大提高,得到了广泛应用 目前触发器大多采用边沿触发方式。 c端的小“∧”表示动态输入,即边沿触发。无小圆圈 表示上升沿触发;有小圆圈表示下降沿触发。 J o CK CP-OC k ep 图82边沿触发 a上升沿触发b)下降沿触发
⑷ 边沿触发 根据时钟脉冲CP上升沿或下降沿时刻的输入信号转 换输出状态。 抗干扰能力和实用性大大提高,得到了广泛应用。 目前触发器大多采用边沿触发方式。 C端的小“∧”表示动态输入,即边沿触发。无小圆圈 表示上升沿触发;有小圆圈表示下降沿触发
(5)初始状态的预置 预置端Ra、Sa电平有效时,输出状态立即按要求转 换 Ra、Sa具有强置性质,即与CP脉冲无关,与CP脉 冲不同步
⑸ 初始状态的预置 预置端 电平有效时,输出状态立即按要求转 换。 具有强置性质,即与CP脉冲无关,与CP脉 冲不同步