时序逻辑电路 第8章 机械工业出版社同名教材 配套电子教案
第8章 机械工业出版社同名教材 配套电子教案
第8章时序逻辑电路 81触发器 能够存储一位二进制数字信号的逻辑电路称为触发器 (Fip-Fop,简称FF)。 81.1触发器基本概念 1.基本RS触发器 e g (1)电路组成 g R b 图8-1基本RS触发器 a)电路b逻辑符号
第8章 时序逻辑电路 8.1 触发器 8.1.1 触发器基本概念 能够存储一位二进制数字信号的逻辑电路称为触发器 （Flip-Flop，简称FF）。 ⒈ 基本RS触发器 ⑴ 电路组成
(2)逻辑功能 表81基本RS触发器功能表 R S 00 不定 0 11 (3)功能缺陷 ①触发时刻不能同步 ②有不定状态
⑵ 逻辑功能 ⑶ 功能缺陷 ① 触发时刻不能同步。 ② 有不定状态
2.基本RS触发器的改进 (1)钟控RS触发器 由统一的CP脉冲触发翻转 属于电平触发,具有“透明”特性。 缺点:存在“空翻”现象
⒉ 基本RS触发器的改进 ⑴ 钟控RS触发器 由统一的CP脉冲触发翻转。 属于电平触发，具有“透明”特性。 缺点：存在“空翻”现象
(2)主从型RS触发器 由主触发器F1和从触发器F2串接而成。 属于脉冲触发,不存在“空翻”现象。 缺点:仍有输出状态不定问题
⑵ 主从型RS触发器 由主触发器F1和从触发器F2串接而成。 属于脉冲触发，不存在“空翻”现象。 缺点：仍有输出状态不定问题
(3)JK触发器 JK触发器解决了上述不同步、空翻和不定状态的问题
⑶ JK触发器 JK触发器解决了上述不同步、空翻和不定状态的问题
(4)边沿触发 根据时钟脉冲CP上升沿或下降沿时刻的输入信号转 换输出状态。 抗干扰能力和实用性大大提高,得到了广泛应用 目前触发器大多采用边沿触发方式。 c端的小“∧”表示动态输入,即边沿触发。无小圆圈 表示上升沿触发;有小圆圈表示下降沿触发。 J o CK CP-OC k ep 图82边沿触发 a上升沿触发b)下降沿触发
⑷ 边沿触发 根据时钟脉冲CP上升沿或下降沿时刻的输入信号转 换输出状态。 抗干扰能力和实用性大大提高，得到了广泛应用。 目前触发器大多采用边沿触发方式。 C端的小“∧”表示动态输入，即边沿触发。无小圆圈 表示上升沿触发；有小圆圈表示下降沿触发
(5)初始状态的预置 预置端Ra、Sa电平有效时,输出状态立即按要求转 换 Ra、Sa具有强置性质,即与CP脉冲无关,与CP脉 冲不同步
⑸ 初始状态的预置 预置端 电平有效时，输出状态立即按要求转 换。 具有强置性质，即与CP脉冲无关，与CP脉 冲不同步
8.1.2JK触发器 Q Ra CP 图83J触发器逻辑符号 1.JK触发器基本特性 (1)功能表 (2)特征方程 表82JK触发器功能表 gJo+Kg K 0 g
8.1.2 JK触发器 ⒈ JK触发器基本特性 ⑴ 功能表 ⑵ 特征方程
2.常用JK触发器典型芯片介绍 (1)上升沿JK触发器cc4027 16 15 14 3 117109 DD 2020 2C 2Ra 2K 2/ 2Sa CC4027 1 1g 1g 1CP1Ra 1K 1/ 1Sa vss I[23456[T8 图84CC4027引脚图
⒉ 常用JK触发器典型芯片介绍 ⑴ 上升沿JK触发器CC 4027