北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（数字集成电路原理与设计）chap5-1 第五章 数字集成电路基本模块 5.1 组合逻辑电路

一、组合逻辑电路某一时刻的输出只取决于此时刻的输入。 二、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 三、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件

《电子线路基础》课程教学资源（PPT课件）组合逻辑电路——数字电路（1/2）

《电子线路基础》课程教学资源（PPT课件）组合逻辑电路——数字电路（2/2）

江西农业大学：《数字逻辑》课程教学资源（PPT讲稿）第六章 时序逻辑电路——6.2 同步时序电路分析与设计 6.2.3 同步时序电路设计与举例

前面说过,组合逻辑电路的输出只与 输入有关,时序逻辑电路的输出既与当前 的输入有关,又与以前的历史状态有关。 那么以前的状态在哪里保存? 存在触发器里面,触发器是逻辑电路的基 本记忆单元。 本章学习有关触发器的知识,主要是 基本触发器、D、R-S和J-K触发器

上海交通大学：《电路与电子技术》课程教学资源（课件讲稿）数字电子技术——门电路和组合逻辑电路

译码器的工作过程与编码器相反,它将二进制编码 翻译成不同的硬件输出组合

第4、5、6章复习 一、组合逻辑电路分析与设计小结

一、实验目的: 1 掌握组合逻辑电路的设计及调试方法 2 了解用标准与非门实现逻辑电路的变换方法及技巧