《小学数学课程与教学论》课程教学资源（趣味游戏）抢数字游戏活动设计

吉林大学：《计算机控制技术》课程教学资源（PPT课件讲稿）第七章 数字控制器的状态空间设计方法 7.5 状态观测器设计（1/2）

吉林大学：《计算机控制技术》课程教学资源（PPT课件讲稿）第七章 数字控制器的状态空间设计方法 7.3 状态反馈设计法

电子科技大学：《高等数字集成电路设计 Advanced Digital Integrated Circuits Design》课程教学资源（教学大纲，负责人：贺雅娟）

吉林大学：《计算机控制技术》课程教学资源（PPT课件讲稿）第七章 数字控制器的状态空间设计方法 7.6 应用状态观测器的状态反馈系统 7.7 二次型最优控制算法设计

吉林大学：《计算机控制技术》课程教学资源（PPT课件讲稿）第七章 数字控制器的状态空间设计方法 7.5 状态观测器设计（2/2）

VHDL与 Verilog HDL的对比 1.整体结构 VHDL Verilog HDL entity实体名 is module模块名(端口表ort(端口说明)输入/输出端口说明

介绍了全数字时钟恢复方案中采用Farrow结构高效实现内插滤波器的设计方法.提出一种计算Farrow结构内插滤波器系数的算法,使得接收机输出信号的均方误差始终最小.仿真结果表明,与传统的内插滤波器设计相比,应用本文算法的全数字同步方案提高了接收机输出均方差和输出信噪比的性能,并且降低了时钟恢复方案中内插滤波器的实现复杂度

6-1 FIR数字滤波器的性质 6-2 FIR滤波器的窗函数设计 6-3 FIR滤波器频率采样法设计 6-4 FIR滤波器的等波纹优化设计

一、设计原则 二、数字传输系统的设计 三、模拟传输系统的设计 四、光纤系统实例