3.6 算数运算电路 3.8 奇偶校验电路

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程（无图） 8.8 在系统可编程逻辑器件（ISP－PLD）

8.1 概述 8.2 现场可编程逻辑阵列（FPLA） 8.3 可编程阵列逻辑（PAL） 8.4 通用阵列逻辑（GAL） 8.5 可擦除的可编程逻辑器件（EPLD） 8.6 现场可编程门阵列（FPGA） 8.7 PLD的编程 8.8 在系统可编程逻辑器件（ISP－PLD）

7.1 PLD 概述 7.1.1 PLD 的电路结构及分类 7.1.2 PLD 的编程工艺及描述的逻辑规则和符号 7.1.3 PLD 的设计过程及主要优点 7.2 只读存储器 7.2.1 ROM 的内部结构 7.2.2 用ROM 实现组合逻辑设计 7.2.3 常用的LSI ROM器件 7.3 可编程逻辑阵列 7.4 可编程阵列逻辑 7.4.1 组合PAL器件 7.4.2 时序PAL器件 7.5 通用逻辑阵列概述 7.5.1 GAL器件的主要特点 7.5.2 GAL器件的基本机构 7.5.3 GAL器件的命名及分类 7.6 硬件描述语言

第三章组合逻辑电路的分析与设计 3、1逻辑代数 一、逻辑代数的基本公式

5.1 加法器 5.2 数值比较器 5.3 编码器 5.4 译码器 5.5 数据选择器 5.6 数据分配器

5-1时序电路概述 5-2同步时序电路的分析 5-3同步时序电路的设计 5-4异步时序电路

一、组合逻辑电路某一时刻的输出只取决于此时刻的输入。 二、时序逻辑电路某一时刻的稳定输出不仅取决于当时的输入，还取决于过去的输入(历史状态)。 三、因此记忆元件(Memory Devices)是时序逻辑电路的基本元件

3.1组合逻辑电路特点及表示方法 3.2 SSI组合电路的分析与设计 3.3常用组合逻辑电路 3.4译码器 3.5 数据分配器和数据选择器 3.6 数值比较电路

2.1 逻辑代数的基本概念 2.2 逻辑代数的基本定理和规则 2.3 逻辑函数表达式的形式与变换 2.4 逻辑函数的简化