第1章 VLSI概论 第1部分 硅片逻辑 第2章 MOSFET逻辑设计 第3章 CMOS集成电路的物理结构 第4章 CMOS集成电路的制造 第5章 物理设计的基本要素 第2部分 从逻辑到电子电路 第6章 MOSFET的电气特性 第7章 CMOS逻辑门电子学分析 第8章 高速CMOS逻辑电路设计 第9章 CMOS逻辑电路的高级技术 第3部分 VLSI系统设计 第10章 用Verilog硬件描述语言描述系统 第11章 常用的VLSI系统部件 第12章 CMOS VLSI引运算电路 第13章 存储器与可编程逻辑 第14章 系统级物理设计 第15章 VLSI时钟和系统设计 第16章 VLSI电路的可靠性与测试

1.1 全世界半导体市场 1.2 集成电路发展史 1.3 摩尔定律(Moore’s Law) 1.4 集成电路的分类 1.5 数字集成电路设计的挑战 1.6 集成电路设计方法

3.1 集成电路工艺层 3.2 MOSFET 3.3 CMOS工艺层 3.4 FET阵列设计

中国科学技术大学：《超大规模集成电路设计（VLSI）》课程教学资源（设计实验）Cadence IC 设计实验（Diva Interactive Verification）

4.1 硅工艺概述 4.2 材料生长与淀积 4.3 刻蚀 4.4 CMOS工艺流程 4.5 设计规则

5.1 基本概念 5.2 基本结构的版图 5.3 单元概念 5.4 FET的尺寸确定和单位晶体管 5.5 逻辑门的物理设计 5.6 设计层次化

8.1 门延时 8.2 驱动大电容负载 8.3 逻辑努力(Logical Effort) 8.4 BiCMOS驱动器

2.1 理想开关 2.2 MOSFET开关 2.3 基本的CMOS逻辑门 2.4 CMOS复合逻辑门 2.5 传输门电路 2.6 时钟控制和数据流控制

6.1 MOS物理学 6.2 nFET电流-电压方程 6.3 FET的RC模型 6.4 pFET特性 6.5 小尺寸MOSFET模型

7.1 CMOS反相器的直流特性 7.2 反相器的开关特性 7.3 功耗 7.4 DC特性：与非门和或非门 7.5 与非门和或非门的暂态响应 7.6 复合逻辑门的分析 7.7 逻辑门过渡特性设计 7.8 传输门和传输管 7.9 关于SPICE模拟