第三章场效应管 场效应管是利用电场效应来控制电流的一种半导体器件,其特点是控制端基 本上不需要电流,且受温度、辐射等外界条件影响小,便于集成,因此得到 广泛应用,场效应管分为结型和绝缘栅型两大类,他们都以半导体中的多子 来实现导电,所以又称为单极型晶体管,而上一章讲的晶体三极管是两种载 流子参与导电,所以又称为双极型晶体管。 3.1结型场效应管(JFET) 分为N沟道和P沟道两种:电路符号分别是: 结型场效应管工作原理 现以P沟道结型场效应管为例,其结构示N沟道 P沟道 意图如下:VDs VGs的作用是使G、S间的PN 结反偏,由于D点电位不能 高于G点,故VDs间必须加 负电压,保证两个PN结反 偏,可以看出,G、S间的 P 反偏电压较小,而G、D间 的反偏电压较高: 因此,在VDS作用下,JFET 的导电沟道并不均匀
第三章 场效应管 场效应管是利用电场效应来控制电流的一种半导体器件，其特点是控制端基 本上不需要电流，且受温度、辐射等外界条件影响小，便于集成，因此得到 广泛应用，场效应管分为结型和绝缘栅型两大类，他们都以半导体中的多子 来实现导电，所以又称为单极型晶体管，而上一章讲的晶体三极管是两种载 流子参与导电，所以又称为双极型晶体管。 3. 1 结型场效应管（JFET） 分为N沟道和P沟道两种：电路符号分别是： 一、结型场效应管工作原理 现以P沟道结型场效应管为例，其结构示 意图如下：VDS N沟道 P沟道 P N+ N+ G S D VGS VDS VGS的作用是使G、S间的PN 结反偏，由于D点电位不能 高于G点，故VDS间必须加 负电压，保证两个PN结反 偏，可以看出，G、S间的 反偏电压较小，而G、D间 的反偏电压较高： VGD=VGS+ VSD 因此，在VDS作用下，JFET 的导电沟道并不均匀
当VDs等于零,ⅤGs小增大时,两个PN结的耗尽区加宽,漏源端的导电沟 道变窄,当Ⅴs增大到一定程度时,漏源端的导电沟道消失,对应的栅源 电压称为夹断电压Ⅴs(oH) Vs-定,ⅤDs的绝对值由小增大时,近源端沟道宽度不变,而近漏端 的沟道宽度变窄,开始时,ⅤDs的绝对值较小,沟道宽度变化可以忽略, 沟道呈现的电阻是近似与VDs无关的恒值,D随VDs线性增大(即可变电阻 区,随Ⅴs而变),随着vυs的绝对值的增加,近漏端的沟道宽度变的很窄 相应的沟道电阻变大,L增加趋缓,直到VDs的绝对值的增大到某一值时, 近漏端两个耗尽区相遇,沟道被夹断, 此时的Vcp=Ves+ⅤsD=Ves(om) D ⅤDs的绝对值继续增大时,重叠部分 增加,夹断点向源极移动,VDs的绝 A 对增加部分只加在夹断点和漏极之间 如右图所示,而夹断点A至源极的电 压VAs=Vc+V COF +v 基本不变,如果忽略沟道长度调制效 应,I基本不随VDs变化。具有受控 电流源的性质
当VDS等于零， VGS小增大时，两个PN结的耗尽区加宽，漏源端的导电沟 道变窄，当VGS增大到一定程度时，漏源端的导电沟道消失，对应的栅源 电压称为夹断电压VGS（OFF）。 当VGS一定， VDS的绝对值由小增大时，近源端沟道宽度不变，而近漏端 的沟道宽度变窄，开始时，VDS的绝对值较小，沟道宽度变化可以忽略， 沟道呈现的电阻是近似与VDS无关的恒值，ID随VDS线性增大（即可变电阻 区，随VGS而变），随着VDS的绝对值的增加，近漏端的沟道宽度变的很窄 相应的沟道电阻变大， ID增加趋缓，直到VDS的绝对值的增大到某一值时， 近漏端两个耗尽区相遇，沟道被夹断， 此时的 VGD= VGS+ VSD = VGS（OFF） VDS的绝对值继续增大时，重叠部分 增加，夹断点向源极移动，VDS的绝 对增加部分只加在夹断点和漏极之间 如右图所示，而夹断点A至源极的电 压 VAS = VAG+ VGS = -VGS（OFF） + VGS 基本不变，如果忽略沟道长度调制效 应， ID基本不随VDS变化。具有受控 电流源的性质。 P D G S VDS VGS N+ N+ A
综上所述,当Ⅴcs一定,Vυs的绝对值由小增大时,开始随ⅤDs线性增大, 而 后增大程度逐步趋于缓慢,直到Vs的绝对值大于Vs(出现了夹断点),D 便基本停止增长,趋于恒定,而Vs一定,Vs的绝对值由小增大时,导电沟 道变窄,J减小,直到Vs=Vs(oH),整个沟道被夹断,b=0,可见这种 夹断与前述近漏端沟道夹断的结果不一样,为了区别这两种夹断,将近漏端 沟道夹断称为预夹断。 JFET的伏安特性曲线 下面仍以P沟道JFET共源极连接为例,讨论JFET的伏安特性 由于场效应管栅极基本不取电流,故共源极连接时不誡谄其输入特性曲线, 这里分别讨论其输出特性曲线和转移特性曲线。 1、输出特性曲线:右图为P沟道JET共源极 连接时的输出特性曲线,其与PNP性三极 +1 管共发射极输出特性曲线十分相似,同样 划分四个区:非饱和区、饱和区、截止区 和击穿区。 非饱和区:尚未发生预夹断的区域,也就是 Vps(V) DS GS (OFF) GD SD 此时,I同时受Ⅴns和V的控制,当V
综上所述，当VGS一定，VDS的绝对值由小增大时, ID开始随VDS线性增大， 而 后增大程度逐步趋于缓慢，直到VDS的绝对值大于VAS（出现了夹断点），ID 便基本停止增长，趋于恒定，而VDS一定，VGS的绝对值由小增大时，导电沟 道变窄， ID减小，直到VGS=VGS（OFF），整个沟道被夹断， ID =0， 可见这种 夹断与前述近漏端沟道夹断的结果不一样，为了区别这两种夹断，将近漏端 沟道夹断称为预夹断。 二、JFET的伏安特性曲线 下面仍以P沟道JFET共源极连接为例，讨论JFET的伏安特性。 由于场效应管栅极基本不取电流，故共源极连接时不讨论其输入特性曲线， 这里分别讨论其输出特性曲线和转移特性曲线。 1、输出特性曲线：右图为P沟道JFET共源极 连接时的输出特性曲线，其与PNP性三极 管共发射极输出特性曲线十分相似，同样 划分四个区：非饱和区、饱和区、截止区 和击穿区。 非饱和区: 尚未发生预夹断的区域，也就是 | VDS|<| VGS—VGS（OFF）|{VGD = VGS+ VSD} 此时， ID同时受VDS和VGS的控制，当|VSD | ID(mA) -VDS(V) VGS=0 +1 +2 +3 5
很小时,ⅤDs对沟道的影响可以忽略,输出特性曲线近似为一组直线,如上 图中虚线左侧部分,JT可看成为一个阻值受Vcs控制的线性电阻,故非饱 和区又称可变电阻区。Ib、VD和vcs三者关系见教材P120的3-2-1式。 饱和区:沟道被预夹断后所对应的区域,在这个区域中,输出特性近似为 组受Vs控制而与Vs无关的水平线,D和Ves关系为: ID= IDSs(1-VGS/VGS (OFF))2 -(1) 其中Ipss是vs=0,VDs=Vs(om时的漏极电流,称为漏极饱和电流 实际上,当Ves一定,VDs的绝对值由小增大时,夹断点A至源极间的沟道 长度略有减小,呈现的沟道电阻也就略有减小,因此Lb略有上升,这种效应 称为沟道长度调制效应,同样可用厄尔利电压修正,修正后的公式为: ID= Iss(1 -VGS/VGS (OFD)2(1-VDS / VA Ds和vGs(o)还与温度有关,当温度增加,PN结内建电位差vg减小,相 应的vs(o增加,具有正的温度系数,而由于载流子迁移率下降,Iss 小,具有负的温度系数,这样会出现当Vcs为某值时,I具有零的温度系数。 击穿区:漏栅间产生雪崩击穿,L剧增,V(D在-20V—50V之间 截至区 GS YGS (OFF 沟道全部夹断 0 2、转移特性曲线:它描述以VDs参变量,I和Vcs之间的关系,见上面(1)
很小时， VDS对沟道的影响可以忽略，输出特性曲线近似为一组直线，如上 图中虚线左侧部分，JFET可看成为一个阻值受VGS控制的线性电阻，故非饱 和区又称可变电阻区。ID、VDS和VGS三者关系见教材P120的3-2-1式。 饱和区：沟道被预夹断后所对应的区域，在这个区域中，输出特性近似为一 组受VGS控制而与VDS无关的水平线，ID和VGS关系为： ID= IDSS (1- VGS / VGS（OFF）) 2 --------------（1） 其中 IDSS是VGS =0， VDS = -VGS（OFF）时的漏极电流，称为漏极饱和电流。 实际上，当VGS一定，VDS的绝对值由小增大时，夹断点A至源极间的沟道 长度略有减小，呈现的沟道电阻也就略有减小，因此ID略有上升，这种效应 称为沟道长度调制效应，同样可用厄尔利电压修正，修正后的公式为： ID= IDSS (1- VGS / VGS（OFF）) 2 (1- VDS /VA) IDSS和VGS（OFF）还与温度有关，当温度增加，PN结内建电位差VB减小，相 应的VGS（OFF）增加，具有正的温度系数，而由于载流子迁移率下降，IDSS 减 小，具有负的温度系数，这样会出现当VGS为某值时，ID具有零的温 度系数。 击穿区：漏栅间产生雪崩击穿，ID剧增，V（BR）DS在-20V——-50V之间 。 截至区： VGS > VGS（OFF），沟道全部夹断，ID= 0 2、转移特性曲线：它描述以VDS参变量， ID和VGS之间的关系，见上面（1） 式（管子工作在饱和区），非饱和区见教材P120的3-2-1式
小信号电路模型:以共源组态g参数等效电路为例,输入输出特性为: IG=0 p=f (UGs, Ups) d 将上式用泰勒级数在静态工作点 Uds U 上对信号交流量展开,得: muGs iggo Id gm Ugs +gds Uds 其中, a ip DSS gm aUGS VGS (OFF) GSQ/VGS (OFF) Q gmo DQ DSS 而gm0= GS (OFF) gas a uDs IDo/VA I 在等效电路中,g-一般用rds表示,其值通常为几十K9到几百K 对应小信号等效电路如上图。 四、集成工艺 略(同学自学
三、小信号电路模型：以共源组态g参数等效电路为例，输入输出特性为： iG=0 iD= f（ vGS ，vDS） 将上式用泰勒级数在静态工作点 上对信号交流量展开，得： iggm0 id= gmvgs +gdsvds 其中， gm = = - (1- VGSQ /VGS（OFF）) = gm0 IDQ / IDSS 而 gm0 = - gds = = IDQ / |VA | 在等效电路中，gds一般用rds表示，其值通常为几十K到几百K 对应小信号等效电路如上图。 四、集成工艺 略（同学自学） iD vGS Q 2IDSS VGS（OFF） 2IDSS VGS（OFF） iD vDS Q gmvgs rds vgs vds
3.2绝缘栅场效应管( MOSFET) MOS场效应管有增强型(EMOS)和耗尽型(DMOS)两大类,每一类又有 N沟道和P沟道两种导电类型,其电路符号如下所示: P沟道增强型 N沟道增强型N沟道耗尽型 P沟道耗尽型 N沟道增强型: 1、工作原理:原理与JFET类似,L的正向受控作用同样是通过改变漏源 间的导电沟道的导电能力来实现的,差别在于沟道形成的原理不同,其 结构示意图如下 源极栅极漏极 P
3. 2 绝缘栅场效应管（MOSFET） MOS场效应管有增强型（E MOS）和耗尽型（D MOS）两大类，每一类又有 N沟道和P沟道两种导电类型，其电路符号如下所示： 一、N沟道增强型： 1、工作原理：原理与JFET类似，ID的正向受控作用同样是通过改变漏源 间的导电沟道的导电能力来实现的，差别在于沟道形成的原理不同，其 结构示意图如下： P沟道增强型 N沟道增强型 N沟道耗尽型 P沟道耗尽型 P 源极 栅极 漏极 SiO2 衬底 P + N N P + N N P VGS VDS
正常工作时,衬底接最低电位或与源极相连,漏源间加的电压Vs应为正 值,使两个N与衬底间的ⅨN结不会正偏。 A、假设VDs=0,源极与衬底相连,在VGs>0的作用下,绝缘层中产生指 向衬底的电场,这个电场将两个N区与衬底中的自由电子吸向衬底表 面,并衬底表面中的孔穴复合,同时又排斥衬底表面中的孔穴。结果 是衬底与绝缘层交界处的衬底表面中留下了负离子以及未被复合的自 由电子和孔穴,形成以负电荷为主的空间电荷区,这个空间电荷区与 两个PN结的空间电荷区相连,构成类似平板电容器。进一步加大VG 自由电子进一步被吸引,孔穴进一步减少,形成以自由电子为多子的 反型层,(P型—>N型),反型层与两个N区相连,成为漏源间的 N型导电沟道,显然Vs越大,导电沟道越深,导电能力越强,将形成 反型层所需的Vs称为开启电压,用ⅤGs()表示,如下页图A所示。 B、进一步讨论VDs≠0的情况,在正值的VDs作用下,源极自由电子将沿 沟道进行到漏极,形成I,而由于漏极电位的上升,导致栅漏间电压 下降(VGD= VGS-VDs),导致近漏端的导电沟道变浅(近源端的 导电沟道不变),当VGs不变,而Ds增大时,近漏端的导电沟道进 步减小,直至VGD=Vs()时,近漏端的反型层消失,相当于沟道被 预夹断,如下页图B所示
正常工作时，衬底接最低电位或与源极相连，漏源间加的电压VDS应为正 值，使两个N+与衬底间的PN结不会正偏。 A、假设VDS =0，源极与衬底相连，在VGS >0的作用下，绝缘层中产生指 向衬底的电场，这个电场将两个N+区与衬底中的自由电子吸向衬底表 面，并衬底表面中的孔穴复合，同时又排斥衬底表面中的孔穴，结果 是衬底与绝缘层交界处的衬底表面中留下了负离子以及未被复合的自 由电子和孔穴，形成以负电荷为主的空间电荷区，这个空间电荷区与 两个PN结的空间电荷区相连，构成类似平板电容器。进一步加大VGS 自由电子进一步被吸引，孔穴进一步减少，形成以自由电子为多子的 反型层，（P型——>N型），反型层与两个N+区相连，成为漏源间的 N型导电沟道，显然VGS越大，导电沟道越深，导电能力越强，将形成 反型层所需的VGS称为开启电压，用VGS（th）表示，如下页图A所示。 B、 进一步讨论VDS 0的情况，在正值的VDS作用下，源极自由电子将沿 沟道进行到漏极，形成ID，而由于漏极电位的上升，导致栅漏间电压 下降（ VGD = VGS — VDS ），导致近漏端的导电沟道变浅（近源端的 导电沟道不变），当VGS不变，而VDS增大时，近漏端的导电沟道进一 步减小，直至VGD = VGS（th）时，近漏端的反型层消失，相当于沟道被 预夹断，如下页图B所示
(B) 继续增大VDs,夹断点A向源极移动,而ⅤA恒为Gs()。VDs多余部分加在 A到D之间的夹断区上,而VAs=V+Ⅴes几乎不变,如果忽略沟道长度调 制效应,L几乎不变,即几乎不受VDs控制,L只受Ⅴos控制,具有受控电流 源性质,形成了与JET类似的正向受控作用。 2、伏安特性曲线: A、输出伏安特性曲线:与JFET类似,有非饱和区、饱和区、截止区和亚阈 区(或弱反型层区)、击穿区。(不同的是L随VGs增加而增大) 非饱和区:反型层已经形成,沟道尚未被预夹断,Vas>Vs(th) GS(th) gDGS(th) 在此区域内,D同时受Vcs和Vυs控制。关系式见教材Pl06的(3-1-4)
继续增大VDS，夹断点A向源极移动，而VGA恒为VGS（th）。 VDS多余部分加在 A 到 D 之间的夹断区上，而VAS= VAG+ VGS几乎不变，如果忽略沟道长度调 制效应，ID几乎不变，即几乎不受VDS控制，ID只受VGS控制，具有受控电流 源性质，形成了与JFET类似的正向受控作用。 2、伏安特性曲线： A、输出伏安特性曲线：与JFET类似，有非饱和区、饱和区、截止区和亚阈 区（或弱反型层区）、击穿区。（不同的是ID随|VGS |增加而增大） 非饱和区 ：反型层已经形成，沟道尚未被预夹断，VGS> VGS（th） VDS VGS（th）） 在此区域内，ID同时受VGS和VDS控制。关系式见教材P106的（3-1-4） P P P + N N P + N N VGS VGS VDS VDS N A （A） （B）
饱和区:沟道被预夹断后所对应的工作区,VGs>Vos(由) Vns>Vcs-v DS GS(th) gDVGS(th 与JT一样,在饱和区L基本不受VD控制,LD的表达式同样有两种情况, 即:忽略沟道长度调制效应的P107(3-1-7)式和计及沟道长度调制效应的 P107(3-1-8)式 需注意的是:L具有随温度升高而下降的负温度特性(温度升高,迂移率 下降,L下降,同时自由电子浓度增大使ⅤGs)减小而使L增大,当L 不是很小时,前者影响大于后者,L具有随温度升高而下降的负温度特性 截止区和亚阈区(或弱反型层区):Vos≤Vos()时趋于零,其值很小 般忽略不计,但在某些场合,为了延长电池寿命,工作电流取得很小 管子工作在Vs()附近很小的区域内(Vs(m)±100mV),这个区域 称 为亚阈区(或弱反型层区),在这个区域内D与Vs服从指数关系,与三 极管类似 击穿区:当Vυ增大到足以使漏区与衬底间的N结产生雪崩击穿,管子进 入击穿区,在沟道长度较短的MOS器件中,还容易产生类似三极管的穿通 击穿(夹断点与源区相接),另外MOS管还容易产生由于栅源电压过大而 引发SO2绝缘层的击穿,这种击穿将造成器件的永久损坏。应加适当的保 护措施,如栅源间接两个背靠背的稳压管;焊接时采用外壳接地的电烙铁
饱和区：沟道被预夹断后所对应的工作区，VGS> VGS（th） VDS > VGS — VGS（th）（ VGD<VGS（th）） 与JFET一样，在饱和区ID基本不受VDS控制， ID的表达式同样有两种情况， 即：忽略沟道长度调制效应的P107（3-1-7）式和计及沟道长度调制效应的 P107（3-1-8）式。 需注意的是： ID具有随温度升高而下降的负温度特性（温度升高，迁移率 下降， ID下降，同时自由电子浓度增大使VGS（th）减小而使ID增大，当 ID 不是很小时，前者影响大于后者，ID具有随温度升高而下降的负温度特性 截止区和亚阈区（或弱反型层区）：VGS VGS（th）时ID趋于零，其值很小 一般忽略不计，但在某些场合，为了延长电池寿命，工作电流取得很小， 管子工作在VGS（th）附近很小的区域内（VGS（th） ±100mV），这个区域 称 为亚阈区（或弱反型层区），在这个区域内ID与VGS服从指数关系，与三 极管类似。 击穿区：当VDS增大到足以使漏区与衬底间的PN结产生雪崩击穿，管子进 入击穿区，在沟道长度较短的MOS器件中，还容易产生类似三极管的穿通 击穿（夹断点与源区相接），另外MOS管还容易产生由于栅源电压过大而 引发SiO2绝缘层的击穿，这种击穿将造成器件的永久损坏。应加适当的保 护措施，如栅源间接两个背靠背的稳压管；焊接时采用外壳接地的电烙铁
3、衬底效应:衬底必须接在电路中的最低电位上,这在前面已经强调的, 而源极有些情况下不能接在电路中的最低电位上,则源极与衬底不能直 接相连,其间就会作用着负值电压VUs,在此负电压的作用下,使P型 衬底中的孔穴移向衬底电极,使耗仅层中的负离子增多,但由于VGs不 变,栅极上的正电荷量没变,为了使平板电容器两极板电荷量相等,反 型层中的自由电子必然减小,沟道电阻加大,减小,Vu与VG样 同样具有对L的控制作用,故称衬底电极为背栅极。 4、集成工艺:(略) 耗尽型MOS(DMOS)场效应管 耗尽型MOS(DMOS)场效应管与增强型类似,差别仅在于衬底表面扩散 薄层与衬底导电类型相反的掺杂区,作为漏源之间的导电沟道,当Vos 等于零时导电沟道已经存在,其他分析方法同增强型。 小信号电路模型:与JFET类似,不 D 同的是MOS场效应管由于存在衬底 效应其小信号电路模型中,必须附 U 加一个压控电流源 guus,如右图 g gmyt 所示
3、衬底效应：衬底必须接在电路中的最低电位上，这在前面已经强调的， 而源极有些情况下不能接在电路中的最低电位上，则源极与衬底不能直 接相连，其间就会作用着负值电压VUS，在此负电压的作用下，使P型 衬底中的孔穴移向衬底电极，使耗仅层中的负离子增多，但由于VGS不 变，栅极上的正电荷量没变，为了使平板电容器两极板电荷量相等，反 型层中的自由电子必然减小，沟道电阻加大，ID减小， VUS与VGS一样 同样具有对ID的控制作用，故称衬底电极为背栅极。 4、集成工艺：（略） 二、耗尽型MOS（DMOS）场效应管 耗尽型MOS（DMOS）场效应管与增强型类似，差别仅在于衬底表面扩散 一薄层与衬底导电类型相反的掺杂区，作为漏源之间的导电沟道，当VGS 等于零时导电沟道已经存在，其他分析方法同增强型。 三、小信号电路模型：与JFET类似，不 同的是MOS场效应管由于存在衬底 效应其小信号电路模型中，必须附 加一个压控电流源gmuvus ， 如右图 所示： vgs gmvgs gmuvus rds + + - - vds