EDA方法（设计）及实验 国家级电工电子实验教学示范中心
EDA方法（设计）及实验 国家级电工电子实验教学示范中心
第3章EDA开发 ⑩ 菌州克通大婆
第3章 EDA开发
3.1自顶向下设计方法 自底向上的设计方法是一种低效、低可靠性、费时费力、成本高昂的 设计方法 自顶向下的设计方法己是EDA技术的首选设计方法，是ASIC或FPGA开发 的主要设计手段 设计说明书 前端功能仿真 结构综合 建立HDL行为模型 逻辑综合 门级时序仿真 HDL行为仿真 测试向量生成 硬件测试 HDL-RTL级建模 功能仿真 设计完成 自顶向下的设计流程 菌州克通大粤
3.1自顶向下设计方法 • 自底向上的设计方法是一种低效、低可靠性、费时费力、成本高昂的 设计方法 • 自顶向下的设计方法已是EDA技术的首选设计方法，是ASIC或FPGA开发 的主要设计手段 设计说明书 建立HDL行为模型 HDL行为仿真 HDL-RTL级建模 前端功能仿真 逻辑综合 测试向量生成 功能仿真 结构综合 门级时序仿真 硬件测试 设计完成 自顶向下的设计流程
EDA设计流程 原理图/DL文本编辑 综合 功能仿真 逻辑综合器 FPGA/CPLD FPGA/CPLD 时序与功能 器件和电路系统 适配 门级仿真 结构综合器 1、功能仿真 1、JTAG方式下载 2、时序仿真 2、针对SRAM结构的配置 FPGA/CPLD 3、配置器件编程 编程下载 菌州克通大等
EDA设计流程 原理图/HDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、JTAG方式下载 2、针对SRAM结构的配置 3、配置器件编程 功能仿真
按是否考虑硬件延时等（时序仿真与功能仿真） 是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 功能仿真 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。 就是接近真实器件运行特性的仿真， 时序仿真 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 通常首先进行功能仿真，待确认设计文件所表达的功 能满足设计者的意图时，再进行综合适配和时序仿真，以 便更了解目标器件工作的功能时序。 菌州克通大学
按是否考虑硬件延时等（时序仿真与功能仿真） 时序仿真 功能仿真 就是接近真实器件运行特性的仿真， 仿真文件中己包含了器件硬件特性参数， 因而，仿真精度高。 是直接对VHDL、原理图描述或其他 描述形式的逻辑功能进行测试模拟，以了解 其实现的功能是否满足原设计的要求的过程， 仿真过程不涉及任何具体器件的硬件特性。 通常首先进行功能仿真,待确认设计文件所表达的功 能满足设计者的意图时，再进行综合适配和时序仿真，以 便更了解目标器件工作的功能时序
1、设计输入 ·图形输入 -原理图输入、状态图输入、波形图输入 - 兼容性差 ·DL文本输入 -最基本、最有效和最通用的输入方式 2、综合 。 将软件转换为硬件电路的关键步骤 ·将电路高级语言转化成低级的，可与FPGA/CPLD的基本 结构相映射的网表文件或程序 映射并不是唯一的 菌州克通大等
1、设计输入 • 图形输入 –原理图输入、状态图输入、波形图输入 –兼容性差 • HDL文本输入 –最基本、最有效和最通用的输入方式 2、综合 • 将软件转换为硬件电路的关键步骤 • 将电路高级语言转化成低级的，可与FPGA/CPLD的基本 结构相映射的网表文件或程序 • 映射并不是唯一的
3、适配 ·将由综合器产生的网表文件配置于指定的目标器件中， 使之产生最终的下载文件 主要包括底层器件配置、逻辑分割、逻辑优化、逻辑 布局布线操作 4、仿真 时序仿真：接近真实器件的仿真，精度高 功能仿真：直接对设计输入的逻辑功能进行测试模拟， 以了解其功能是否满足设计要求 5、编程下载 把适配后的下载或配置文件，通过编程器或编程电缆 向FPGA或CPLD下载，以便进行硬件调试和验证 (Hardware Debugging) 菌州克通大学
3、适配 • 将由综合器产生的网表文件配置于指定的目标器件中， 使之产生最终的下载文件 • 主要包括底层器件配置、逻辑分割、逻辑优化、逻辑 布局布线操作 4、仿真 • 时序仿真：接近真实器件的仿真，精度高 • 功能仿真：直接对设计输入的逻辑功能进行测试模拟， 以了解其功能是否满足设计要求 5、编程下载 • 把适配后的下载或配置文件，通过编程器或编程电缆 向FPGA或CPLD下载，以便进行硬件调试和验证 （Hardware Debugging）
3.2EDA基本工具 EDA工具大致可以分为如下5个模块： 设计输入编辑器 HDL综合器 仿真器 适配器（或布局布线器） 下载器（编程器） 菌州克通大等
EDA工具大致可以分为如下5个模块： 设计输入编辑器 HDL综合器 仿真器 适配器(或布局布线器) 下载器(编程器) 3.2 EDA基本工具
1、输入编辑器 输入编辑器可接受不同的设计输入表达方式： ·原理图输入方式 ·状态图输入方式 ·波形图输入方式 ·文本输入方式 ⑩ 菌州克通大学
1、输入编辑器 输入编辑器可接受不同的设计输入表达方式： • 原理图输入方式 • 状态图输入方式 • 波形图输入方式 • 文本输入方式
2、综合器 1.综合器是将设计者在EDA平台上编辑输入的 HDL文本、原理图描述，依据给定的硬件结 构组件和约束控制条件进行编译、优化、转 换和综合，最终获得门级电路甚至更底层的 电路描述网表文件。 2.显然，综合器是软件描述与硬件实现的一座 桥梁。综合过程是将电路的高级语言描述转 换成低级的，可与FPGA/CPLD基本结构相映 射的网表文件。 菌州克通大等
2、综合器 1. 综合器是将设计者在EDA平台上编辑输入的 HDL文本、原理图描述，依据给定的硬件结 构组件和约束控制条件进行编译、优化、转 换和综合，最终获得门级电路甚至更底层的 电路描述网表文件。 2. 显然，综合器是软件描述与硬件实现的一座 桥梁。综合过程是将电路的高级语言描述转 换成低级的，可与FPGA/CPLD基本结构相映 射的网表文件