第6章总线及其互联结构 内容提要:介绍总线的基本概念,总线的连接方式,总线接口,总线的仲裁、定时及事务 类型,PCI、ISA总线 61总线的基本概念 1、什么叫总线 总线是构成计算机系统的互连机构,是多个系统功能部件之间信息传送的公共通路。 2、单处理器系统的总线类型 (1)内部总线 CPU芯片内部连接各寄存器及运算器等部件之间的总线。 (2)系统总线 CPU同计算机系统的其它高速功能部件,如存储器、通道等互连的总线 (3)外总线 多台计算机之间,或计算机与一些智能设备之间的连接总线 3、总线的特性 (1)物理特性 指总线的物理连接方式,包括总线的根数、总线的插头、插座的形状,引脚的排 列方式等 (2)功能特性 描述总线中每一根线的功能(如AB、DB、CB)。 (3)电气特性 定义每根线上信号的传递方向(NOUT及有效电平范围。 (4)时间特性 定义了每根线在什么时间有效,即各信号有效的时序关系 4、总线的标准化 使各厂家不同实现方法的相同功能部件可互换使用。 (1)微机系统采用的标准总线: ISA总线(16位,带宽8MB/S) EISA总线(32位,带宽33.3MBS) VESA总线(32位,带宽132MB/S) PCI总线(64位,带宽132MB/S) (2)总线带宽 指总线本身所能达到的最高传输速率 单位:MB/S(兆字节每秒-10°Bs) 【例6】(1)某总线在一个总线周期中并行传送4个字节的数据,假设一个总线周期等 于一个总线时钟周期,总线时钟频率为3MHz,求总线带宽是多少?(2)如果一个总线周期 中并行传送64位数据,总线时钟频率升为66MHz,求总线带宽是多少? 【解】:
第6章 总线及其互联结构 内容提要：介绍总线的基本概念，总线的连接方式，总线接口，总线的仲裁、定时及事务 类型，PCI、ISA 总线 6.1 总线的基本概念 1、什么叫总线？ 总线是构成计算机系统的互连机构，是多个系统功能部件之间信息传送的公共通路。 2、单处理器系统的总线类型 (1)内部总线 CPU 芯片内部连接各寄存器及运算器等部件之间的总线。 (2)系统总线 CPU 同计算机系统的其它高速功能部件，如存储器、通道等互连的总线。 (3)外总线 多台计算机之间，或计算机与一些智能设备之间的连接总线。 3、总线的特性 (1)物理特性 指总线的物理连接方式，包括总线的根数、总线的插头、插座的形状，引脚的排 列方式等。 (2)功能特性 描述总线中每一根线的功能(如 AB、DB、CB)。 (3)电气特性 定义每根线上信号的传递方向(IN/OUT)及有效电平范围。 (4)时间特性 定义了每根线在什么时间有效，即各信号有效的时序关系。 4、总线的标准化 使各厂家不同实现方法的相同功能部件可互换使用。 (1)微机系统采用的标准总线： ISA 总线 (16 位，带宽 8MB/S) EISA 总线 (32 位，带宽 33.3MB/S) VESA 总线 (32 位，带宽 132MB/S) PCI 总线 (64 位，带宽 132MB/S) (2)总线带宽 指总线本身所能达到的最高传输速率。 单位：MB/S(兆字节每秒－106 B/s) 【例 6.1】(1)某总线在一个总线周期中并行传送 4 个字节的数据，假设一个总线周期等 于一个总线时钟周期，总线时钟频率为 33MHZ，求总线带宽是多少？(2)如果一个总线周期 中并行传送 64 位数据，总线时钟频率升为 66MHZ ，求总线带宽是多少？ 【解】：
(1)设总线带宽用D表示,总线时钟周期用T=表示,一个总线周期传送的数据量用D表 示,根据定义可得 D=D/T=Dx=D×f=4B×33×10°/s=132MB/s (2)64位=8B,D,=D×∫=8B×66×10/s=528MB/s 612总线的连接方式总线的设置) 1、单总线结构图61) 用单一组系统总线连接CPU、内存和1O接 系统总线 特点 CPU 主存MS (1)每个设备(主存单元、GRS、IO寄存器等)都 被指定一个总线地址; IO设备1O设备 (2)所有设备的通信方式是一样的 图6.1单总线结构 优点:系统结构灵活,可扩充性强。 缺点:机器速度受到单总线速度的限制。 2、双总线结构图62) (1)存储总线 系统总线 是CPU与内存交换信息的高速存储总一 存储总线 1O接口……1O接口 设置存储总线的好处:减轻系统总线的 CpU下 负担 IO设备 IO设备 (2)系统总线 图6.2双总线结构 各部件可通过系统总线交换信息,并可 实现直接内存储器存取(DMA操作 优点:系统结构灵活,可扩充性强,吞吐量 系统总线 缺点:增加了硬件的复杂性。 CPk存储总线 主存 3、三总线结构图63) 10总线 (1)存储总线(同上) (2)系统总线 I/O接口……1O接口 是CPU、内存和通道间进行数据传送的公 共通路。 LO设备 (3)lO总线 图6.3三总线结构 是多个外设与通道间进行数据传送的公共 通路 优点:系统效率高 缺点:硬件代价高
(1) 设总线带宽用Dr表示，总线时钟周期用 f T 1 = 表示，一个总线周期传送的数据量用D表 示，根据定义可得 BfD sMBs T r DTDD /132/10334 1 / 6 =××=×=×== (2) 64 位=8B， BfDD sMBs r /528/10668 6 =××=×= 6.1.2 总线的连接方式(总线的设置) 1、单总线结构(图 6.1) 用单一组系统总线连接 CPU、内存和 I/O 接 口。 CPU 主存 M.S 接口 接口 I/O 设备 I/O 设备 图 6.1 单总线结构 系统总线 特点： (1) 每个设备(主存单元、GRS、I/O 寄存器等)都 被指定一个总线地址； (2) 所有设备的通信方式是一样的。 优点：系统结构灵活，可扩充性强。 缺点：机器速度受到单总线速度的限制。 2、双总线结构(图 6.2) (1) 存储总线 CPU 主 存 I/O 接口 I/O 接口 图 6.2 双总线结构 存储总线 系统总线 …… I/O 设备 I/O 设备 是 CPU 与内存交换信息的高速存储总 线。 设置存储总线的好处：减轻系统总线的 负担。 (2) 系统总线 各部件可通过系统总线交换信息，并可 实现直接内存储器存取(DMA)操作。 优点：系统结构灵活，可扩充性强，吞吐量 大。 CPU 主存 图 6.3 三总线结构 存储总线 系统总线 I/O 接口 …… I/O 接口 I/O 设备 I/O 设备 IOP (通道) I/O 总线 缺点：增加了硬件的复杂性。 3、三总线结构(图 6.3) (1) 存储总线(同上) (2) 系统总线 是 CPU、内存和通道间进行数据传送的公 共通路。 (3) I/O 总线 是多个外设与通道间进行数据传送的公共 通路。 优点：系统效率高。 缺点：硬件代价高
4、总线结构对计算机系统性能的影响 (1)最大存储容量 在单总线系统中,外围设备占用了部分存储空间,使内存储器容量小于最大存储容量。 (2)指令系统 在单总线系统中,访问内存和外设采用相同的指令(地址不同),不需专门的IO指 令;但在双总线系统中,访问内存操作和访问外设操作采用不同的指令 3)吞吐量——指流入、处理和流出系统的信息的速率 三总线系统的吞吐能力比单总线系统强得多 62总线接口 621总线的数据传送方式 发送部件 接收部件 00000101 1、串行传送 数据从低位开始逐位依次传送的方式。(图64a) 位时间L,」 (1)波特(Baud) 串行传送方式每秒钟能传送的最多二进制位 (a)串行传送 数。它是衡量传输通道频宽的指标。 (2)异步串行传送 异步串行码的字符格式 发送 部件 起始位(1)+数据位(5~8)+奇偶校验 位(1)+停止位(1) (3)同步串行传送 图6.4信息的传输方式 将若干个字符组成一个数据块,在数据块的开始和结尾处用同步字符作标 志进行的串行传送。 同步与异步相比的特点: 速度快,但需同步,接口硬件复杂。 (4)串行传送方式的特点 只需一根传输线,成本低,适合远距离的传送,但速度慢 【例】:假设某串行总线传送速率是960个字符秒,每一个字符格式规定包含10个数 据位,问传送的波特数是多少?每个数据位占用的时间(位周期)是多少? 【解】:波特数为: 10位序字符×960字符/秒=9600(波特) 每个数据位占用的时间T是波特数的倒数: T /9600=0.000104(s)=104(ps)
4、总线结构对计算机系统性能的影响 （1）最大存储容量 在单总线系统中，外围设备占用了部分存储空间, 使内存储器容量小于最大存储容量。 （2）指令系统 在单总线系统中, 访问内存和外设采用相同的指令（地址不同），不需专门的 I/O 指 令；但在双总线系统中, 访问内存操作和访问外设操作采用不同的指令。 （3）吞吐量——指流入、处理和流出系统的信息的速率 三总线系统的吞吐能力比单总线系统强得多。 6.2 总线接口 6.2.1 总线的数据传送方式 1、 串行传送 数据从低位开始逐位依次传送的方式。（图 6.4a） （1） 波特（Baud） 串行传送方式每秒钟能传送的最多二进制位 数。它是衡量传输通道频宽的指标。 （2） 异步串行传送 异步串行码的字符格式： 起始位（1）+数据位（5～8）+奇偶校验 位（1）+停止位（1） （3） 同步串行传送 将若干个字符组成一个数据块，在数据块的开始和结尾处用同步字符作标 志进行的串行传送。 同步与异步相比的特点： 速度快，但需同步，接口硬件复杂。 并－串 变换 图 6.4 信息的传输方式 发送部件 传送数据 串－并 变换 接收部件 00000101 位时间 1 传送 低位 高位 脉冲 (a) 串行传送 (b) 并行传送 高位 1 低位 发送 部件 接收 部件 （4） 串行传送方式的特点： 只需一根传输线，成本低，适合远距离的传送，但速度慢。 【例】：假设某串行总线传送速率是 960 个字符/秒，每一个字符格式规定包含 10 个数 据位，问传送的波特数是多少？每个数据位占用的时间（位周期）是多少？ 【解】：波特数为： 10 位/字符 × 960 字符/秒 ＝ 9600（波特） 每个数据位占用的时间Tb是波特数的倒数： Tb ＝ 1/9600 ＝ 0.000104（s） ＝ 104（μs）
2、并行传送 数据的各位通过各自的传输线同时传送的方式。(图64b) 特点:速度快,但需更多的传输线,适用于近距离部件间的数据传送。 622接口的基本概念 1、接口(广义) 地址线 指CPU和主存、外围设备之间通过总线进 数据线、1O接 外围 行连接的逻辑部件。 趔、伙适配器个 IO设备适配器(接口)连接主机和外设 之间的逻辑部件。(图6.5) 图6.5外设和主机的连接方法 2、接口的基本功能 (1)交换主机与外设的状态信息,例如控制启停,外设忙、闲等; (2)匹配主机与外设的速度差异 (3)实现数据格式转换 (4)实现主机与外设之间的数据交换 3、接口的基本组成 (1)设备地址译码线路 (2)设备状态字寄存器(DSR) (3)输入输出缓冲器( IDBR/ODBR) (4)数据转换线路 (5)根据总线控制需要的定时信号线路 4、接口的分类(按外设供求数据方式的不同分) (1)串行数据接口 接口与设备侧,数据按序逐个位传送的接口。 (2)并行数据接口 接口与设备和主机之间数据并行传送的接口。 63总线的仲裁、定时和数据传送模式 6.3.1、总线的仲裁 1、概述 (1)主方(主设备)——可以启动一个总线周期的功能模块,如CPU、IO。 (2)从方(从设备)——被主方指定与其通信的功能模块,如存储器、CPU。 (3)总线占用期——主方持续控制总线的时间 (4)为什么要仲裁? 为解决多个主设备同时竞争总线控制权,必须有总线仲裁部件。 (5)常用的仲裁策略 A.公平策略 在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。 B.优先级策略 IO模块的总线请求采用优先级策略
2、 并行传送 数据的各位通过各自的传输线同时传送的方式。（图 6.4b） 特点：速度快，但需更多的传输线，适用于近距离部件间的数据传送。 6.2.2 接口的基本概念 主机 I/O 接口 （适配器） 地址线 外围 设备 数据线 控制、状态线 图 6.5 外设和主机的连接方法 1、接口(广义) 指 CPU 和主存、外围设备之间通过总线进 行连接的逻辑部件。 I/O 设备适配器(接口)——连接主机和外设 之间的逻辑部件。(图 6.5) 2、接口的基本功能 (1) 交换主机与外设的状态信息，例如控制启停，外设忙、闲等； (2) 匹配主机与外设的速度差异； (3) 实现数据格式转换； (4) 实现主机与外设之间的数据交换。 3、接口的基本组成 (1) 设备地址译码线路 (2) 设备状态字寄存器 (DSR) (3) 输入/输出缓冲器 (IDBR/ODBR) (4) 数据转换线路 (5) 根据总线控制需要的定时信号线路 4、接口的分类 (按外设供求数据方式的不同分) (1) 串行数据接口 接口与设备侧，数据按序逐个位传送的接口。 (2) 并行数据接口 接口与设备和主机之间数据并行传送的接口。 6.3 总线的仲裁、定时和数据传送模式 6.3.1、总线的仲裁 1、概述 (1) 主方（主设备）——可以启动一个总线周期的功能模块，如 CPU、I/O。 (2) 从方（从设备）——被主方指定与其通信的功能模块，如存储器、CPU。 (3) 总线占用期——主方持续控制总线的时间。 (4) 为什么要仲裁？ 为解决多个主设备同时竞争总线控制权，必须有总线仲裁部件。 (5) 常用的仲裁策略 A..公平策略 在多处理器系统中对各 CPU 模块的总线请求采用公平的原则来处理。 B.优先级策略 I/O 模块的总线请求采用优先级策略
(6)仲裁方式分为集中式仲裁和分布式仲裁 2、集中式仲裁 由中央仲裁器(总线控制部件)对主方的总线请求信号(BR)进行裁决,并送出总线授 权信号BG) (1)链式查询方式(图66(a)) BG按优先级由高至低依次传送的总线查询方式 ①设备的优先级 取决于设备与中央仲裁器的近远(逻辑上)。 ②优点:所需传输线少,便于更改和扩充 ③缺点:对询问链电路的故障很敏感;优先级别低的设备可能长期不能使用总线 (2)计数器定时查询方式(图6.6(b) 在总线不忙(BB=0)时,请求总线的设备,其地址与计数值一致时,置“1”BB 获得了总线使用权,并中止计数查询。 优点:优先次序可灵活变动。 固定优先级:计数器每次初值均为0。 循环优先级:计数器从中止点开始计数(优先级相等) (3)独立请求方式(图66(c) 每个设备均有一对BR和BG线,通过自身的BR线请求,由中央仲裁器经判优发出BG以 使优先设备获得总线使用权 优点:响应速度快,对优先次序的控制灵活 缺点:控制线数量多 3、分布式仲裁 以优先级仲裁策略为基础,主方它们我毆工口 有总线请求时,把各自惟一的仲裁号发送做 设备接口 设备接口 设备接口 到共享的仲裁总线上,由各自的仲裁器比器 较,留大撤小,获胜者的仲裁号保留在仲 裁总线上 (a)菊花链查询方式 6.3.2总线的定时 1、概述 线「设备地址 (1)总线上信息传送过程的五个阶段 请求总线,总线仲裁,寻址,信息传 设备接口 设备接口 设备接口 送,状态返回(或错误报告)。 (2)定时——事件出现在总线上的时 (b)计数器定时查询方式 序关系。 (3)常用的两种定时方式:同步定时和 异步定时。 总线仲裁器 2、同步定时(图6.7) 设备接口 设备接口 设备接口 总线上的所有模块都在总线公共时 钟信号的协调下工作。 (c)独立请求方式 优点:时序规整,控制简单,具有较高的 图6.6集中式总线仲裁方法 传输频率
(6 中式仲裁和分布式仲裁。 2 器（总线控制部件）对主方的总线请求信号(BR)进行裁决，并送出总线授 权信 (1)链式查询 优先级别低的设备可能长期不能使用总线。 (2)计数器定 备，其地址与计数值一致时，置“1”BB， 查询。 优点： 开始计数(优先级相等) (3) 线，通过自身的BR线请求，由中央仲裁器经判优发出BGi以 使优先设备获得总线使用权。 3 获胜者的仲裁号保留在仲 裁 6.3.2 总线的定时 (1) 信息传 送，状态返回 (2) (3) 同步定时和 异步定时。 2 都在总线公共时 整，控制简单，具有较高的 图 6.6 集中式总线仲裁方法 ) 仲裁方式分为集 、集中式仲裁 由中央仲裁 号(BG)。 方式（图 6.6(a)） BG 按优先级由高至低依次传送的总线查询方式。 ① 设备的优先级 取决于设备与中央仲裁器的近远(逻辑上)。 ② 优点：所需传输线少，便于更改和扩充。 ③ 缺点：对询问链电路的故障很敏感； 时查询方式（图 6.6(b)） 在总线不忙(BB=0)时，请求总线的设 获得了总线使用权，并中止计数 优先次序可灵活变动。 固定优先级：计数器每次初值均为 0。 循环优先级：计数器从中止点 独立请求方式（图 6.6(c)） 每个设备均有一对BR和BG 优点：响应速度快，对优先次序的控制灵活。 缺点：控制线数量多。 总线仲裁器 D BB BR 设备接口 0 设备接口 1 设备接口 n A (a) 菊花链查询方式 BG 总线仲裁器 BB BR 设备接口 0 设备接口 1 设备接口 n 设备地址 (b) 计数器定时查询方式 总线仲裁器 设备接口 0 设备接口 1 设备接口 n (c) 独立请求方式 BR0 BG0 BR1 BG1 BRn BGn …… …… …… 、分布式仲裁 以优先级仲裁策略为基础，主方它们 有总线请求时，把各自惟一的仲裁号发送 到共享的仲裁总线上，由各自的仲裁器比 较，留大撤小， 总线上。 1、概述 总线上信息传送过程的五个阶段： 请求总线，总线仲裁，寻址， (或错误报告)。 定时——事件出现在总线上的时 序关系。 常用的两种定时方式： 、同步定时（图 6.7） 总线上的所有模块 钟信号的协调下工作。 优点：时序规 传输频率
缺点:不适合存取时间差别大的模块,难以确定被访问的模块是否已响应。 3、异步定时(图68) 时钟 后一事件出现在总线上的时刻取决于前 事件的出现,即建立在应答式或互锁机制的基础 地址 读命令 特点:无公共时钟信号,可变长度的总线周期。数据 优点:可靠性高,适用于存取时间差别大的模块 之间的通信。 缺点:增加总线的复杂性和成本。 图67同步传送方式 读命令 主同步 从同步 数据 图68异步传送方式 【例62】PDP-1l采用集中式仲裁方式,使用独立请求与菊花链查询相结合的二维 总线控制结构。请分析图69所示的总线仲裁时序图 【解】: ①设备请求使用总线BR1↑; ②CPU同意后,以BG↑回答 总线请求BR ③设备接收到BG1,使BR1↓,并回答SACK↑ ④CPU接到SACK后,BGi作为回答; 总线同意BG1 ⑤在BBSY为“0”时上升BBSY一设备获得总线 设备回答SACK 使用权 总线忙BBSY ⑥用完总线后,下降BBSY和SACK,释放总线。 6.3.3总线数据传送模式 图69某CPU总线仲裁时序 1、读、写操作 读操作——一由从方到主方的数据传送过程 写操作——由主方到从方的数据传送过程 2、块传送操作 CPU—一存储器之间数据块传送采用一次多倍字长的猝发式传送。 3、写后读、读修改写操作 只给出地址一次,或进行先写后读操作(用于校验)或进行先读后写操作(用于对共享 存储资源的保护) 4、广播、广集操作 广播——允许一个主方对多个从方进行写操作。 广集—将选定的多个从方数据在总线上完成“与”或“或”操作,用以检测多个中断 源
缺点 的模块，难以确定 3 即建立在应答式或互锁机制的基础 适用于存取时间差别大的模块 缺点：增加 6.9 所示的总线仲裁时序图。 ↑; 为“0”时上升 BBSY—设备获得总线 ⑥ CK，释放总线。 6 送模式 到从方的数据传送过程。 送采用一次多倍字长的猝发式传送。 或进行先写后读操作（用于校验）或进行先读后写操作（用于对共享 存储 集——将选定的多个从方数据在总线上完成“与”或“或”操作，用以检测多个中断 源。 ：不适合存取时间差别大 被访问的模块是否已响应。 、异步定时（图 6.8） 后一事件出现在总线上的时刻取决于前一 事件的出现， 上。 特点：无公共时钟信号，可变长度的总线周期。 优点：可靠性高， 之间的通信。 总线的复杂性和成本。 选通 数据 读命令 地址 时钟 图 6.7 同步传送方式 T0 T1 T2 T0 图 6.8 异步传送方式 【例 6.2】 PDP-11 采用集中式仲裁方式，使用独立请求与菊花链查询相结合的二维 总线控制结构。请分析图 【解】： ①设备请求使用总线 BRi ② 同意后，以 ↑; CPU BGi ③设备接收到BG ，使BR ↓，并回答SACK ↑回答; i i ④CPU 接到 SACK 后， BGi↓作为回答; ⑤在 BBSY 使用权; 用完总线后，下降 BBSY 和 SA .3.3 总线数据传 1、读、写操作 读操作——由从方到主方的数据传送过程； 写操作——由主方 2、块传送操作 CPU——存储器之间数据块传 3、写后读、读修改写操作 只给出地址一次， 资源的保护）。 4、广播、广集操作 广播——允许一个主方对多个从方进行写操作。 广 数据 ® © 读命令 接收 从同步 主同步 地址 t0 t1 t2 t3 t4 t5 图 6.9 某 CPU 总线仲裁时序 ⑥ 总线请求BRi ⑦ ② ④ ① ③ 总线同意BGi 设备回答 SACK 总线忙 BBSY ⑤ ③
64微机常用的总线标准 6.4.1ISA、EISA总线 1.ISA总线的特点: ①共98根信号线(PC/XT总线62根增加36根)可进行8或16位数据传送。 ②24位地址线,可寻址22=16MB。 ③支持64KBIO地址空间,15级硬中断和7级DMA通道。 ④最高时钟频率为8MHz,即带宽为16MB/S ⑤支持8种总线事务类型: 存储器读/写,O读/写,中断响应DMA响应 存储器刷新,总线仲裁 2.EISA总线的特点 ①与ISA兼容,共198根信号线; ②32位地址线,可寻址22=4GB ③数据线宽度32位,可进行8/16/32位数据传输 ④最高时钟频率8.3MHz,即带宽位(32/4)×8.3=33.2MBS ⑤支持多总线主控和猝发式传输,可充分发挥32位微机的功能 64.2VESA局部总线 特点 ①能按CPU速度高速访问主存; ②支持CPU与视频系统或硬盘之间以32位操作 ③带宽128MBS(32MHz)到132MBS(3MHz); ④支持CPU直接与高速外设控制器挂接。 缺点: ①只能在486CPU环境中工作; ②VESA是局部总线,需和其它总线共存于一个系统中,形成 ISA/VL或ESAL等 总线体系结构。 处理器 处理器 主存控制器 cache HOST HOST/PCI桥 PCI总线 PC1设备 PCI设备 HOST/PCI桥 PCULAGACY LAGACY总线 LAN 中低速O设备 图6.10Pc总线典型配置结构
6.4 微机常用的总线标准 6.4.1 ISA、EISA 总线 1．ISA 总线的特点： ①共 98 根信号线（PC/XT 总线 62 根增加 36 根）可进行 8 或 16 位数据传送。 ②24 位地址线，可寻址 224＝16MB。 ③支持 64KB I/O 地址空间，15 级硬中断和 7 级 DMA 通道。 ④最高时钟频率为 8M Hz，即带宽为 16MB/S ⑤支持 8 种总线事务类型： 存储器读/写，I/O 读/写，中断响应/DMA 响应 存储器刷新，总线仲裁 2．EISA 总线的特点： ①与 ISA 兼容，共 198 根信号线； ②32 位地址线，可寻址 232＝4GB； ③数据线宽度 32 位，可进行 8/16/32 位数据传输； ④最高时钟频率 8.3M Hz，即带宽位（32/4）×8.3＝33.2 MB/S； ⑤支持多总线主控和猝发式传输，可充分发挥 32 位微机的功能。 6.4.2VESA 局部总线 特点： ①能按 CPU 速度高速访问主存； ②支持 CPU 与视频系统或硬盘之间以 32 位操作； ③带宽 128MB/S（32M Hz）到 132MB/S（33M Hz）； ④支持 CPU 直接与高速外设控制器挂接。 缺点： ①只能在 486CPU 环境中工作； ②VESA 是局部总线，需和其它总线共存于一个系统中，形成 ISA/VL 或 EISA/VL 等 总线体系结构。 处理器 /cache 处理器 /cache 主存控制器 主存 HOST/PCI 桥 HOST 总 PCI 总线 HOST/PCI 桥 LAN SCSI PCI 设备 PCI 设备 PCI/LAGACY 桥 中低速 I/O 设备 LAGACY 总线 (ISA, EISA, …) 图 6.10 PCI 总线典型配置结构
643PCI总线 1、多总线结构(图F6.10) (1)HOST(“宿主”)总线 是连接主存和CPU(包括多个CPU的系统总线。 (2)PCI(Peripheral Component Interconnect), Es 是一种高带宽且与CPU无关的标准总线,又是至关重要的层次总线。它采用同步定时协议 和集中式仲裁策略,并具有自动配置能力。 PC总线频率为33MHz,若CPU为32位,则带宽为 33×(32÷:8)=132(MBS) (3) LAGACY总线 可以是ISA,EISA,MCA等性能较低的传统总线,支持中、低速IO设备。 (4)PCl总线体系结构中的桥及其功能 ①三种桥 HOST桥、 PCLLAGACY桥和 PCIPCI桥 ②桥的功能 连接两条总线,使彼此间相互通信
6.4.3 PCI 总线 1、多总线结构（ 图 F6.10） （1）HOST(“宿主”)总线 是连接主存和 CPU(包括多个 CPU)的系统总线。 （2）PCI (Peripheral Component Interconnect)总线 是一种高带宽且与 CPU 无关的标准总线，又是至关重要的层次总线。它采用同步定时协议 和集中式仲裁策略，并具有自动配置能力。 PCI总线频率为 33MHZ，若CPU为 32 位，则带宽为： 33×(32÷8)＝132(MB/S) （3）LAGACY 总线 可以是 ISA，EISA，MCA 等性能较低的传统总线，支持中、低速 I/O 设备。 （4）PCI 总线体系结构中的桥及其功能 ①三种桥 HOST 桥、PCI/LAGACY 桥和 PCI/PCI 桥 ②桥的功能 连接两条总线，使彼此间相互通信