计数器分析 计数器的功能和分类 计数器的作用 记忆输入脉冲的个数,用于定时、分频、产生节拍脉冲及进行数字运 算等等 2、计数器的分类 按工作方式分有:同步计数器和异步计数器;按功能分:加法计数器 减法计数器和可逆计数器;按计数容量(或称模数)分:二进制计数 十进制计数器、二一十进制计数器等。 、异步计数器 异步计数器的特点:各个触发器状态变换的时间先后不一,在异步触 发器内部,有的触发器直接受输入计数脉冲控制,有的触发器则直接 把其它触发器的输出信号作为自己的时钟脉冲,有异步二进制计数器 和异步十进制计数器,常用的异步二进制计数器有4位、7位,12位和 14位
计数器分析 一、计数器的功能和分类 1、计数器的作用 记忆输入脉冲的个数，用于定时、分频、产生节拍脉冲及进行数字运 算等等。 2、计数器的分类 按工作方式分有：同步计数器和异步计数器；按功能分：加法计数器、 减法计数器和可逆计数器；按计数容量（或称模数）分：二进制计数 器、十进制计数器、二—十进制计数器等。 二、异步计数器 异步计数器的特点：各个触发器状态变换的时间先后不一，在异步触 发器内部，有的触发器直接受输入计数脉冲控制，有的触发器则直接 把其它触发器的输出信号作为自己的时钟脉冲，有异步二进制计数器 和异步十进制计数器，常用的异步二进制计数器有4位、7位、12位和 14位
1、四位二进制加法计数器 A b Q, Q D 14 Q CK CLK LK CP CLK CP CLK K8Q K K 74Ls73 74LS73 图1、T触发器构成的四位二进制加法器 二进制加法规则:每一位如果是1,则再加1时应变为0,同时向高位 发出进位信号,使高位翻转。由1变为0,对应为下降沿,而触发器为下降 沿触发,因此只要将低位触发器的Q端接到高位触发器的时钟输入端。每 级输出状态的改变发生在上一级的下降沿(如果为上升沿触发,则每云 级触发器的进位脉冲应为端输出)。状态方程为: 0+=Jo+KO=On
1、四位二进制加法计数器 图1、T触发器构成的四位二进制加法器 二进制加法规则：每一位如果是1，则再加1时应变为0，同时向高位 发出进位信号，使高位翻转。由1变为0，对应为下降沿，而触发器为下降 沿触发，因此只要将低位触发器的Q端接到高位触发器的时钟输入端。每 一级输出状态的改变发生在上一级的下降沿（如果为上升沿触发，则每一 级触发器的进位脉冲应为 端输出）。状态方程为： n n n n Q = JQ + KQ = Q +1 Q Q
图千所示电路为下降沿触发的T触发器组成的四位二进制加法计数器T 触发器是令JK触发器的J=K=1而得到的。因为所有的触发器是在时钟的 降沿动作,所以进位信号应从低位的Q端引出,最低位触发器的时钟信号 eP就是要记录的记数输入脉冲。其状态表如下所示: 计数脉冲Q Q Q 十进制数 数目 0 2—3—4—5—6—7—8—9 00000000 0000111100001 234567890 13 1-1-1-1 1100
图1所示电路为下降沿触发的T触发器组成的四位二进制加法计数器,T 触发器是令JK触发器的J=K=1而得到的。因为所有的触发器是在时钟的下 降沿动作，所以进位信号应从低位的Q端引出，最低位触发器的时钟信号 CP0就是要记录的记数输入脉冲。其状态表如下所示： 计数脉冲 数目 QD QC QB QA 十进制数 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 2 3 0 0 1 1 3 4 0 1 0 0 4 5 0 1 0 1 5 6 0 1 1 0 6 7 0 1 1 1 7 8 1 0 0 0 8 9 1 0 0 1 9 10 1 0 1 0 10 11 1 0 1 1 11 12 1 1 0 0 12 13 1 1 0 1 13 14 1 1 1 0 14 15 1 1 1 1 15
二进制加法计数器波形图(时序图) 12345678910111213141516 L C 图2时序图 二进制加法计数器状态转换图 图3状态转换图
二进制加法计数器波形图（时序图） 二进制加法计数器状态转换图 图2 时序图 图3 状态转换图 计数 脉冲 QA QB QC QD 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 0000 0001 0010 0011 0100 0101 1111 1110 1101 1100 1011 1010 1001 0110 1000 0111
B Q D A B g D泉 D Q Q CLK CLK LF CLK 计数 脉冲 e可 图4D触发器构成的四位二进制加法计数器 图4为D触发器构成的四位二进制加法计数器,上升沿触发,所以 进位信号由低位的g端引入,有 +1 =D=0
图4为D触发器构成的四位二进制加法计数器，上升沿触发，所以 进位信号由低位的 端引入，有 图4 D触发器构成的四位二进制加法计数器 n n n Q = D = Q +1 Q
2、四位二进制加法计数器 四位二进制加法计数器和加法计数器相同,可获得状态方程: 0+=J0"+KO"=O A B C D 计做忡 CLK CLK DCLK e可 E可 D Q L L 图5四位二进制加法计数器 二进制减法计数器法则:若低位触发器为0,则再输入一个减法计数脉冲后应 变为1,同时向高位发出借位信号,使高位翻转。由0变为1,对应为上升沿,而 触发器为下降沿触发,因此只要将低位触发器的端接到高位触发器的时钟输 入端。每一级输出状态的改变发生在上升沿(如果为上升沿触发,则每一级触发 器的进位脉冲应由Q端输出)
2、四位二进制加法计数器 四位二进制加法计数器和加法计数器相同，可获得状态方程： 图5 四位二进制加法计数器 n n n n Q = JQ + KQ = Q +1 二进制减法计数器法则：若低位触发器为0，则再输入一个减法计数脉冲后应 变为1，同时向高位发出借位信号，使高位翻转。由0变为1，对应为上升沿，而 触发器为下降沿触发，因此只要将低位触发器的 端接到高位触发器的时钟输 入端。每一级输出状态的改变发生在上升沿（如果为上升沿触发，则每一级触发 器的进位脉冲应由Q端输出）
、同步计数器 同步计数器的特点:各个触发器都受同一个时钟脉冲—输入计数脉 冲的控制,因此,它们状态的更新几乎是同时的,故被称为“同步计 数器”。 1、三位二进制同步加法计数器 C CLK CLK Q CP 计脉 数冲 图7、三位二进制同步计数器 图7为三位二进制同步计数器,二进制加法运算的规则:对一个多位 进制而言,最低位每次加1都改变状态,而第i位(除最低位外)仅有当 以下各位皆为1时才改变状态
三、同步计数器 同步计数器的特点：各个触发器都受同一个时钟脉冲——输入计数脉 冲的控制，因此，它们状态的更新几乎是同时的，故被称为“同步计 数器”。 1、三位二进制同步加法计数器 图7、三位二进制同步计数器 图7为三位二进制同步计数器，二进制加法运算的规则：对一个多位二 进制而言，最低位每次加1都改变状态，而第i位（除最低位外）仅有当 以下各位皆为1时才改变状态
分析步骤: 1)先列写控制端的逻辑表达式:J2=K2=Q1Q0J1=K=QJ6=K0=1 Q来一个CP,它就翻转一次: Q1:当Q0=1时,它可翻转一次; Q2:只有当Q1Q0=11时,它才能翻转一次。 2)再列写状态转换表,分析其状态转换过程 原状态 控 下状态 CP Q1 Q0J2=K2=Q KI=Q0 Jo=1 Ko=1 Q2 Q1 Qo Q1 Q0( 00 0 0 01 2-3-4 0-0-0-0 0—0—0 000 0 0 0 0-0—0—1 0 1-1—0 0 51000 0 11101 010 1110 6—7-8 111 100 0001 0 0 1000
分析步骤： （1）先列写控制端的逻辑表达式：J2=K2=Q1Q0 J1=K1=Q0 J0=K0=1 Q0 :来一个CP，它就翻转一次： Q1 :当Q0=1时，它可翻转一次； Q2 :只有当Q1Q0=11时，它才能翻转一次。 （2）再列写状态转换表，分析其状态转换过程。 原 状 态 控 制 端 下状态 CP Q2 Q1 Q0 J2= Q1Q0 K2=Q 1Q0 J1= Q0 K1=Q0 J0=1 K0=1 Q2 Q1 Q0 1 0 0 0 0 0 0 0 1 1 0 0 1 2 0 0 1 0 0 1 1 1 1 0 1 0 3 0 1 0 0 0 0 0 1 1 0 1 1 4 0 1 1 1 1 1 1 1 1 1 0 0 5 1 0 0 0 0 0 0 1 1 1 0 1 6 1 0 1 0 0 1 1 1 1 1 1 0 7 1 1 0 0 0 0 0 1 1 1 1 1 8 1 1 1 1 1 1 1 1 1 0 0 0
3)波形图 11 Q,几L「 Q的输出的波形的频率是CP的12。 二分频 Q的输出的波形的频率是CP的]4。四分频 o的出的波形的频是C的8.口>八分频
CP Q0 Q1 Q2 （3）波形图 Q0的输出的波形的频率是CP的1/2。 二分频 Q1的输出的波形的频率是CP的1/4。 四分频 Q2的输出的波形的频率是CP的1/8。 八分频
2、四位三进制同步加法计数器 L B
2、四位二进制同步加法计数器