普通高等教育“十一五”北京高等教育精品教材北京国家级规划教材BEIJING GAODENG JIAOYU JINGPIN JIAOCAIVerilog数字系统设计DigitalSystemDesign教程【第2版］夏宇闻编著Tutorial北京航空航天大学出版社2
内容简介本书讲述了自20世纪90年代开始在美国和其他先进的工业化国家逐步推广的利用硬件描述语言（VerilogHDL)建模、仿真和综合的设计复杂数字逻辑电路与系统的方法和技术。书中内容从算法和计算的基本概念出发，讲述如何由硬线逻辑电路来实现复杂数字逐辑系统的方法。全书共分4部分。第一部分共8章，即Verilog数字设计基础篇，可作为本科生的人门教材。第二部分共10章，即设计和验证篇，可作为本科高年级学生或研究生学习数字系统设计的考书。第三部分为实践箱，共提供12个上机练习和实验范例。第四部分是语法篇，即Verilog硬件描述语言参考手册；IEEEVerilog1364-2001标准简介，以反快Verilog语法的最新变化，可供读者学习、查询之用。本书的教学方式以每2学时讲授一章为宜，每次课后需要花10h复习思考。完成10章学习后，就可以开始做上机练习，由简单到复杂，由典型到一般，循序渐进地学习VerilogHDL基础知识。按照书上的步骤，可以使大学电子类及计算机工程类本科及研究生，以及相关领城的设计工程人员在半年内掌撞VerilogHDL设计技术。本书可作为电子工程类、自动控制类、计算机类的大学本科高年级及研究生教学用书，亦可供其他工程人员自学与参考。图书在版缩目（CIP）数据Verilog数字系统设计教程/夏宇闻编著.一第2版北京：北京航空航天大学出版社，2008.6ISBN978-7-81124-309-3I.VI.夏ⅢI.硬件描述语言，VerilogHDL一程序设计一教材IV.TP312中国版本图书馆CIP数据核字（2008）第035793号Verllog数字系统设计教程(第2版)夏宇闻”编著资任编辑金友泉*北京航空航天大学出版社出版发行北京市海淀区学院路37号（100083）发行部电话：010-82317024传真：010-82328026http://www.buaapreta.cam.cnE-mail.bhpress@263.net啄州市新华印刷有限公司印刷各地书店经销*开本：787mm×1092tum1/16印张：30.75：字数：787千字2008年6月第2版2008年6月第1次印刷印数：5000册ISBN978-7-81124-309-3定价：40.00元
前言数字信号处理（DSP系统的研究人员一直在努力寻找各种优化的算法来解决相关的信号处理问题。当他们产生了比较理想的算法思路后，就在计算机上用C语言或其他语言程序来验证该算法，并不断修改以期完善，然后与别的算法作性能比较。在现代通信和计算机系统中，对于DSP算法评价最重要的指标是看它能否满足工程上的需要。而许多工程上的需要都有实时响应的要求，也就是所设计的数字信号处理（DSP)系统必须在限定的时间内，如在几个毫秒（ms)甚至于几个微秒（us）内，对所输入的大量数据完成相当复杂的运算，并输出处理结果。这时如果仅仅使用通用的微处理器，即使是专用于信号处理的微处理器，往往也无法满足实时响应的要求。因此，不得不设计专用的高速硬线逻辑来完成这样的运算。设计这样的有苛刻实时要求的、复架的高速硬线运算逻辑是一件很有挑战性的工作，即使有了好的算法而没有好的设计工具和方法也很难完成。·近30年来，我国在复杂数字电路设计技术领域与国外的差距越来越大。作为一名在大学讲授专用数字电路与系统设计课程的老师深深感到责任的重大。我个人认为，我国在这一技术领域的落后与大学的课程设置和教学条件有关。因为我们没有及时把国外最先进的设计方法和技术介绍给学生，也没有给他们创造实践的机会。1995年我受学校的委托，筹建世行贷款的电路设计自动化（EDA)实验室。通过13年的摸索、实践，逐步掌握了利用VerilogHDL设计复杂数字电路的仿真和综合技术。在此期间为航天部等有关单位设计了卫星信道加密用的复杂数字电路，提供给他们经前后仿真验证的VerilogHDL源代码，得到很高的评价。在其后的几年中又为该单位设计了卫星下行信道RS（255，223）编码/解码电路和卫星上行信道BCH（64，56）编码/解码电路，这几个项目已先后通过有关单位的验收。1999年到2000年期间，又成功地设计了用于小波（Wavelet）图像压缩/解压缩的小波卷积器和改进的零修剪树算法（即SPIHT算法）的RTL级VerilogHDL模型。不但成功地对该模型进行了仿真和综合，而且制成的可重新配置硬线逻辑（采用ALTERAFLEX1OK系列CPLD/10/30/50各一片）的PCI线路板，能完成约2000条C语句程序才能完成的图像/解压缩算法。运算结果与软件完成的完全一致，而且速度比用微型计算机快得多。2003年由我协助指导的JPEG2000算法硬线逻辑设计，在清华同行的努力下完成了FPGA验证后并成功地投片，该芯片目前已应用于实时监控系统。近年来我带领的研究生分别为日本某公司、香港科技大学电子系、革新科技公司和神州龙芯集成电路设计公司完成多项设计，其中包括SATA接口、AMBA总线接口、LED控制器和USB控制器等在内的多项IP设计，取得了良好的社会效益和声誉。2006年秋，正式受聘于神州龙芯集成电路设计公司担任技术顾间，为中国的龙芯二号等IC事业提供必要的技术支持。本书是在1998年北京航空航天大学出版社出版的《复杂数字电路与系统的VerilogHDL设计技术》和2003年《Verilog数字系统设计教程》基础上修订的，是一本既有理论又有实践的设计大全。由于教学、科研、技术资料翻译和实验室的各项工作很忙，只能利用零碎时间，一点一滴地把积累的教学经验和新收集到的材料补充输入到计算机中，抽空加以整理。我们使用Verilog设计复杂数字逻辑电路虽然已经有13年的时间，但仍旧在不断地学习提高之中，书中难免存在疏
忽、错误之处，教请细心的读者不各指教。我之所以在原版基础上把这本书再版，是想把原教材中一些不足的地方作一些必要的补充和修改，在大学生和研究生中加快Verilog设计技术的推广，尽快培养一批些握先进设计技术的跨世纪的人才。期望本书能在这一过程中起到抛砖引玉的作用。回想起来，这本书实质上是我们实验室全体老师和同学们多年的劳动成果，其中在EDA实验室工作过的历届研究生张琰、山岗、王静蔡、田玉文、冯文楠、杨柳、傅红军、龚剑、王书龙、胡璞、杨雷、邢伟、管丽、刘曦、王进磊、王煜华、苏宇、张云帆、杨鑫、徐伟俊、邢小地、霍强、宋成伟、邢志成、李鹏、李琪、陈岩、赵宗民等都帮我做了许多工作，如部分素材的翻译、整理、录入和一些VerilogHDL模块的设计修改和验证。本次再版是在本书第8次印刷之后受北航出版社之托进行的，趋此机会让我衰心地感谢在编写本书过程中所有给过我帮助和鼓励的老师和同学们。教学中使用的多媒体课件已在本书第3次印刷后交给出版社，有要者可向北航出版社发行部索取，可以免费提供给有关教师指导教学和备课演示之用。编者2008年2月4日于神州龙芯集成电路设计公司
目 髪录绪论第一部分Verilog数字设计基础10第1章Verilog的基本知识·1.1硬件描述语言HDL101.2VerilogHDL的历史.111.2.1什么是VerilogHDL11111.2.2VerilogHDL的产生及发展121.3VerilogHDL和VHDL的比较1.4Verilog的应用情况和适用的设计13131.5采用VerilogHDL设计复杂数字电路的优点131.5.1传统设计方法一电路原理图输入法1. 5. 214VerilogHDL设计法与传统的电路原理图输人法的比较141.5.3Verilog的标准化与软核的重用141.5.4软核、固核和硬核的概念及其重用151.6采用硬件描述语言（VerilogHDL）的设计流程简介151.6.1自项向下（Top_Dawn）设计的基本概念161.6.2层次管理的基本概念161.6.3具体模块的设计编译和仿真的过程161.6.4具体工艺器件的优化、映像和布局布线17小结18思考题19第2章Verilog语法的基本概念t19概述202.1Verilog模块的基本概念232.2Verilog用于模块的测试小结24思考题25
2Verilog数字票晚锁计教程（第2版）第3章模块的结构、数据类型、变量和基本运算符号26概述263.1模块的结构…263.1.1模块的端口定义26273.1.2#模块内容·283.1.3理解要点·283.1.4要点总结293.2数据类型及其常量和变量·29常量3.2.1323.2.2变353.3运算符及表达式·353.3.1基本的算术运算符：1136位运算符。3.3.237小结.思考题3839第4章运算符、赋值语句和结构说明语句39概述394.1逻辑运算符.404.2关系运算符404. 3等式运算符4.441移位运算符414.5位拼接运算符，+424.6缩减运算符·424. 7优先级别434.8关键词.434.9赋值语句和块语句…434.9.1赋值语句454.9.2块语句.48小结.49思考题50第5章条件语句、循环语句、块语句与生成语句++50概述505.1条件语句（if_else语句）535.2case语句575.3条件语句的语法585.4多路分支语句·
35.5循环语句605.5.1forever语句605.5.2repeat语句605.5.3while语句615.5.4for语句.615.6顺序块和并行块635.6.1块语句的类型635.6.2块语句的特点655.7生成块，675.7.1循环生成语句·685.7.2条件生成语句705.7.3case生成语句715.8举例725.8.1四选一多路选择器…725.8.2四位计数器'73小结74思考题75第6章结构语句、系统任务、数语句和显示系统任务78.概述786.1结构说明语句.78786.1.1initial语句6.1.2always语句796.2task和function说明语句82826.2.1task和function说明语句的不同点836.2.2task说明语句6.2.3function说明语句846.2.4函数的使用举例866.2.588自动递归)函数…·6.2.689常量函数6.2.7带符号函数906.3关于使用任务和函数的小结90:916.4常用的系统任务6.4.1$ display 和$write 任务916.4.2文件输出·946.4.3显示层次·966.4.496选通显示6.4.5值变转储文件976.5其他系统函数和任务98
Verflog凯字康统设计教程（第2版）4小结98.思考题99第7章调试用系统任务和常用编译预处理语句，100概述1007.13系统任务$monitor1007.2101时间度量系统函数$time1027.3系统任务$finish1027.4系统任务$stop1037.5系统任务$readmemb和$readmemh:1057.6系统任务$random1067.7编译预处理1067.7.1宏定义define7.7.2108“文件包含"处理include1117.7.3时间尺度‘timescale1127.7.4条件编译命令ifdef、else，endif7.7.5114条件执行115小结·116思考题117第8章语法概念总复习练习117概述小结·：128第二部分设计和验证部分130VerilogHDL模型的不同抽象级别第9章130概述·1309.1门级结构描述1309.1.1与非门、或门和反向器及其说明语法1319.1.2用门级结构描述D触发器1329.1.3由已经设计成的模块构成更高一层的模块1339.2VerilogHDL的行为描述建模134仅用于产生仿真测试信号的VerilogHDL行为描述建模9.2.1VerilogHDL建模在Top-Down设计中的作用和行为建模的可综9.2.2136合性问题1379.3用户定义的原语138小结·
5思考题139第10章如何编写和验证简单的纯组合逻辑模块140140概述·14010.1加法器14210.2乘法器，14510.3比较器14610.4多路器，：14810.5总线和总线操作：14910.6流水线154小结·155思考题156第11章复杂数字系统的构成156概述…15611.1运算部件和数据流动的控制逻辑，15611.1.1数字逻辑电路的种类15611.1.2数字逻辑电路的构成15811.2数据在寄存器中的暂时保存.16011.3数据流动的控制..16211.4在VerilogHDL设计中启用同步时序逻辑16411.5数据接口的同步方法165小结·165思考题166第12章同步状态机的原理、结构和设计：166概述16612.1状态机的结构…:16712.2Mealy状态机和Moore状态机的不同点16812.3如何用Verilog来描述可综合的状态机168用可综合Verilog模块设计状态机的典型办法...12.3.1170用可综合的Verilog模块设计、用独热码表示状态的状态机12.3.2...171用可综合的Verilog模块设计、由输出指定的码表示状态的状态机.12.3.3173用可综合的Verilog模块设计复杂的多输出状态机时常用的方法12.3.4175小结175思考题177设计可综合的状态机的指导原则第13章:177述·概
6Verilog熟字惠镜议计教程（第2服）17713.1用VerilogHDL语言设计可综合的状态机的指导原则17813.2典型的状态机实例18013.3综合的一般原则18013.4语言指导原则：18113.5可综合风格的VerilogHDL模块实例18113.5.1组合逻辑电路设计实例·18713.5.2时序逻辑电路设计实例18913.6状态机的置位与复位·18913.6.1状态机的异步置位与复位19113.6.2状态机的同步置位与复位192小结…193思考题.194深入理解阻塞和非阻塞赋值的不同第14章E194概述·19414.1阻塞和非阻塞赋值的异同19514.1.1阻塞赋值.19614.1.2非阻塞赋值19614.2Verilog模块编程要点19714.3Verilog的层次化事件队列198自触发always块.14.4199移位寄存器模型.14.5203阻塞赋值及一些简单的例子14.620314.7时序反馈移位寄存器建模20514.8组合逻辑建模时应使用阻塞赋值207使用非阻塞赋值14.9时序和组合的混合逻辑20814.10其他阻塞和非阻塞混合使用的原则..20914.11对同一变量进行多次赋值210常见的对于非阻塞赋值的误解14.12212结小212思考题213较复杂时序逻辑电路设计实践..第15章213概述224小结·224思考题·226复杂时序逻辑电路设计实践第16章........226概述