5锁存器和触发器 5.1双稳态存储单元电路 52锁存器 5.3触发器的电路结构和工作原理 54触发器的逻辑功能 《
5 锁存器和触发器 5.1 双稳态存储单元电路 5.2 锁存器 5.3 触发器的电路结构和工作原理 5.4 触发器的逻辑功能
2、锁存器与触发器 共同点:具有0和1两个稳定状态,一旦状态被确定,就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点: 锁存器--对脉冲电平敏感的存储 电路,在特定输入脉冲电平作用下E 改变状态。 E 触发器…对脉冲边沿敏感的存储电cp「L「L 路,在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态 c「L「L 《
2、锁存器与触发器 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 改变状态。 触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。 E E CP CP
教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及 T触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性 《
教学基本要求 1、掌握锁存器、触发器的电路结构和工作原理 2、熟练掌握SR触发器、JK触发器、D触发器及 T 触发器的逻辑功能 3、正确理解锁存器、触发器的动态特性
概述 1、时序逻辑电路与锁存器、触发器: 时序逻辑电路: 工作特征:时序逻辑电路的工作特点是任意时刻的输出状态不 仅与该当前的输入信号有关,而且与此前电路的状态有关。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元。 《
1、时序逻辑电路与锁存器、触发器： 时序逻辑电路: 概述 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。 结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不 仅与该当前的输入信号有关，而且与此前电路的状态有关
51双稳态存储单元电路 51.1双稳态的概念 512双稳态存储单元电路
5.1 双稳态存储单元电路 5.1.1 双稳态的概念 5.1.2 双稳态存储单元电路
2、锁存器与触发器 共同点:具有0和1两个稳定状态,一旦状态被确定,就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点: 锁存器-对脉冲电平敏感的存储 电路,在特定输入脉冲电平作用下 E 改变状态。 E ∫L「L「 触发器-对脉冲边沿敏感的存储电 CP 路,在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。 c_「「凵「
2、锁存器与触发器 共同点：具有0 和1两个稳定状态，一旦状态被确定，就能自行 保持。一个锁存器或触发器能存储一位二进制码。 不同点： 锁存器---对脉冲电平敏感的存储 电路，在特定输入脉冲电平作用下 改变状态。 触发器---对脉冲边沿敏感的存储电 路，在时钟脉冲的上升沿或下降沿 的变化瞬间改变状态。 E E CP CP
51双稳态存储单元电路 511双稳态的概念 介怠态 稔态 稳态
5.1 双稳态存储单元电路 5.1.1 双稳态的概念 稳态 0 稳态 1 介稳态 1 Q Q 1 G1 G2
512双稳态存储单元电路 1.电路结构 反馈 电路有两个互补的输出端 Q Q端的状态定义为电路输出状态。 《
1 Q Q 1 G1 G2 反馈 5.1.2 双稳态存储单元电路 Q端的状态定义为电路输出状态。 电路有两个互补的输出端 1. 电路结构
2、数字逻辑分析 -电路具有记忆位二进制数据的功能。 如Q=1 如Q=0 G G 0 OI 0① o00 0 ① 12 12 02 ′O2 G G2
2、数字逻辑分析 ——电路具有记忆1位二进制数据的功能。 如 Q = 1 如 Q = 0 1 1 Q Q G1 G2 V O1 V O2 VI1 VI2 1 0 0 1 1 1 1 Q Q G1 G2 V O1 V O2 VI1 VI2 0 1 1 0 0
3.模拟特性分析 D01=DI2 U11=002 稳态点 G Do1(=0n2 G Q G 介稳态 稳态点 02 G 2 图中两个非门的传输特程(
3. 模拟特性分析 1 1 Q Q G1 G2 V O1 V O2 VI1 VI2 I1 = O2 O1 = I2 0 稳态点 (Q=1) 稳态点 (Q=0) 介稳态 点 υI1(=υO2) υO1(=υI2) a b c d e G 1 G 2 图中两个非门的传输特性