浙江科技大学：《嵌入式系统》课程教学大纲（Embedded System B，EDA）.pdf_大学文库

嵌入式系统B（EDA）课程教学大纲课程代码：03333039课程中英文名称：嵌入式系统B（EDA）/EmbeddedSystemB（EDA）开课学期：7学分/学时：2/32（理论学时：10：实验或实践学时：22）课程类别：限选课；学科基础适用专业/开课对象：电气工程及其自动化专业、自动化、测控技术与仪器、建筑电气及智能化/四年级本科生先修/后修课程：数字电子技术/开课单位：自动化与电气工程学院团队负责人：夏红责任教授：周克宁执笔人：郑玉珍核准院长：蒋惠忠一、课程的性质、目的和任务嵌入式系统（Embeddedsystem）是一种完全嵌入受控器件内部，为特定应用而设计的专用计算机系统。EDA（电子设计自动化）技术是以计算机为工具，在EDA软件平台上，用硬件描述语言完成电路设计文件，由计算机自动进行逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。本课程是电气工程及其自动化专业四年级学生的限选课，培养学生初步具备运用大规模可编程逻辑器件进行数字系统设计的能力，为学生从事电子技术设计工作打下基础。本课程介绍大规模可编程逻辑器件的结构和工作原理，集成开发软件QuatusII的基本使用方法，硬件描述语言的语法和应用，除此之外，课程还介绍运用电路设计软件Protel设计电路原理图和PCB制版图的基本技能。通过本课程学习，学生能够掌握运用硬件描述语言，在QuatusII软件环境中，基于大规模可编程逻辑器件进行数字电路设计，完成设计输入、综合编译、仿真和下载运行，掌握运用Protel软件进行电路设计。本课程重点支持以下毕业要求指标点：3.1掌握电气及电子元器件知识，能用于设计电气工程领域复杂工程问题的解决方案。体现在理解大规模可编程逻辑器件的结构和原理，会使用AItera公司的CPLD器件设计满足特定需求的数字系统。4.2：能对实验结果进行分析、解释数据。体现在能运用电子技术基本理论对实验现象进行分析，解释。5.2具备机械制图、电气制图、电子电路制图技能。体现在能够运用硬件描述语言，在QuatusII开发环境中进行数字系统设计：掌握运用Protel软件进行电路设计的基本技能。10.2具有撰写设计报告、技术总结报告及项目申请报告的能力

嵌入式系统 B（EDA）课程教学大纲课程代码：03333039 课程中英文名称：嵌入式系统 B（EDA）/ Embedded System B (EDA) 开课学期：7 学分/学时：2/32（理论学时：10 ；实验或实践学时：22）课程类別：限选课；学科基础适用专业/开课对象：电气工程及其自动化专业、自动化、测控技术与仪器、建筑电气及智能化/四年级本科生先修/后修课程：数字电子技术/ 开课单位：自动化与电气工程学院团队负责人：夏红责任教授：周克宁执笔人：郑玉珍核准院长：蒋惠忠一、课程的性质、目的和任务嵌入式系统（Embedded system）是一种完全嵌入受控器件内部，为特定应用而设计的专用计算机系统。 EDA（电子设计自动化）技术是以计算机为工具，在 EDA 软件平台上，用硬件描述语言完成电路设计文件，由计算机自动进行逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。本课程是电气工程及其自动化专业四年级学生的限选课，培养学生初步具备运用大规模可编程逻辑器件进行数字系统设计的能力，为学生从事电子技术设计工作打下基础。本课程介绍大规模可编程逻辑器件的结构和工作原理，集成开发软件 Quatus II 的基本使用方法，硬件描述语言的语法和应用，除此之外，课程还介绍运用电路设计软件 Protel 设计电路原理图和 PCB 制版图的基本技能。通过本课程学习，学生能够掌握运用硬件描述语言，在 Quatus II 软件环境中，基于大规模可编程逻辑器件进行数字电路设计，完成设计输入、综合编译、仿真和下载运行，掌握运用 Protel 软件进行电路设计。本课程重点支持以下毕业要求指标点： 3.1 掌握电气及电子元器件知识，能用于设计电气工程领域复杂工程问题的解决方案。体现在理解大规模可编程逻辑器件的结构和原理，会使用 Altera 公司的 CPLD 器件设计满足特定需求的数字系统。 4.2：能对实验结果进行分析、解释数据。体现在能运用电子技术基本理论对实验现象进行分析，解释。 5.2 具备机械制图、电气制图、电子电路制图技能。体现在能够运用硬件描述语言，在 Quatus II 开发环境中进行数字系统设计；掌握运用 Protel 软件进行电路设计的基本技能。 10.2 具有撰写设计报告、技术总结报告及项目申请报告的能力

体现在掌握撰写数字系统设计项目报告和实验报告的格式和规范，具备书面表达技术要求，设计内容、设计成果等的能力。12.2掌握良好的学习方法，具有一定的探索知识能力。体现在具备课外自主学习，根据要求收集技术资料并总结整理，自主设计特定功能数字系统的能力。二、教学内容、基本要求及学时分配1.EDA技术概论（2学时）了解EDA技术的发展过程、趋势和特点，了解可编程逻辑器件的特点，硬件描述语言HDL及其综合，了解现代数字系统自顶向下的设计方法，了解EDA集成开发工具和常用的EDA软件，了解基于可编程逻辑器件的EDA技术设计流程。重点支持毕业要求指标点3.1，12.2。2.可编程逻辑器件基础（2学时）了解可编程逻辑器件的特点、发展过程、编程工艺和分类，了解在系统可编程技术和边界扫描测试技术：理解简单可编程逻辑器件的基本原理，理解CPLD器件的基本结构和工作原理，理解FPGA器件的基本结构和工作原理，了解Altera公司的CPLD和FPGA器件结构和特点，理解在进行数字系统设计时对CPLD/FPGA器件的选型方法。重点支持毕业要求指标点3.1。3.EDA开发工具软件（4学时）了解Altera公司的主流EDA集成开发工具软件QuatusII的主要功能和基本结构，理解数字系统开发流程中各个环节所需的软件模块，掌握设计输入、程序编译、器件适配、仿真验证和程序下载等功能模块的使用方法。重点支持毕业要求指标点3.1，5.2。4.硬件描述语言HDL（2学时）了解主流的硬件描述语言，理解HDL的基本结构、数据对象、类型和运算符，理解顺序语句和并行语句的特点，理解行为描述和结构描述等设计方法，理解掌握子程序、程序包和设计库的使用。重点支持毕业要求指标点5.2，12.2。5.实验及实践（22学时）教学内容和基本要求见表4-2。重点支持毕业要求指标点4.2，5.2，10.2三、教学方法本课程采用课堂教学、实践教学和实验教学并重，结合课外学习及课内交流讨论的教学方法。（1）课堂教学主要介绍EDA技术的概况，可编程逻辑器件的结构、工作原理和器件选型，QuatusII软件开发环境，硬件描述语言的基本语法。结合基于项目的实践教学，理论

体现在掌握撰写数字系统设计项目报告和实验报告的格式和规范，具备书面表达技术要求，设计内容、设计成果等的能力。 12.2 掌握良好的学习方法，具有一定的探索知识能力。体现在具备课外自主学习，根据要求收集技术资料并总结整理，自主设计特定功能数字系统的能力。二、教学内容、基本要求及学时分配 1．EDA 技术概论（2 学时）了解 EDA 技术的发展过程、趋势和特点，了解可编程逻辑器件的特点，硬件描述语言 HDL 及其综合，了解现代数字系统自顶向下的设计方法，了解 EDA 集成开发工具和常用的 EDA 软件，了解基于可编程逻辑器件的 EDA 技术设计流程。重点支持毕业要求指标点 3.1，12.2。 2．可编程逻辑器件基础（2 学时）了解可编程逻辑器件的特点、发展过程、编程工艺和分类，了解在系统可编程技术和边界扫描测试技术；理解简单可编程逻辑器件的基本原理，理解 CPLD 器件的基本结构和工作原理，理解 FPGA 器件的基本结构和工作原理，了解 Altera 公司的 CPLD 和 FPGA 器件结构和特点，理解在进行数字系统设计时对 CPLD/FPGA 器件的选型方法。重点支持毕业要求指标点 3.1。 3.EDA 开发工具软件(4 学时) 了解 Altera 公司的主流 EDA 集成开发工具软件 Quatus II 的主要功能和基本结构，理解数字系统开发流程中各个环节所需的软件模块，掌握设计输入、程序编译、器件适配、仿真验证和程序下载等功能模块的使用方法。重点支持毕业要求指标点 3.1，5.2。 4．硬件描述语言 HDL（2 学时）了解主流的硬件描述语言，理解 HDL 的基本结构、数据对象、类型和运算符,理解顺序语句和并行语句的特点，理解行为描述和结构描述等设计方法，理解掌握子程序、程序包和设计库的使用。重点支持毕业要求指标点 5.2，12.2。 5.实验及实践（22 学时）教学内容和基本要求见表 4-2。重点支持毕业要求指标点 4.2，5.2，10.2 三、教学方法本课程采用课堂教学、实践教学和实验教学并重，结合课外学习及课内交流讨论的教学方法。（1）课堂教学主要介绍 EDA 技术的概况，可编程逻辑器件的结构、工作原理和器件选型，QuatusII 软件开发环境，硬件描述语言的基本语法。结合基于项目的实践教学，理论

教学与项目实践并行开展，使学生容易理解并掌握基于可编程逻辑器件进行数字系统设计的各构成要素。重点支持毕业要求指标点3.1，5.2。（2）实验教学首先通过简单组合逻辑电路设计，使学生掌握在QuatusII环境里设计数字系统的流程，然后通过三八译码器和计数器的设计实验，学生掌握VHDL或VerilogHDL语言设计常用组合逻辑和时序逻辑电路，并设计功能验证方法：通过电路原理图设计和PCB设计实验使学生掌握电路设计的专业工具软件使用方法。重点支持毕业要求指标点5.2，10.2。（3）课外学习和课内讨论相结合，学生通过自主学习，查阅技术资料，完成数字系统设计项目，培养学生掌握良好的学习方法，和探索知识的能力。重点支持毕业要求指标点12.2。四、课内外教学环节及基本要求本课程理论环节共10个学时，讲授5周（每周2学时），其中包含2学时课内研讨：实验环节10个学时，包含5个实验；课内实践12学时：课外11学时。课内外教学安排及课内实验或实践环节教学安排要求见表4-1，4-2和课外学习要求。表4-1课内外教学环节安排表课内学时课外序号教学内容其中课内学时理论学时实验学时实践学时小计研讨学时22EDA技术概论0222可编程逻辑器件CPLD/FPGA42613EDA集成开发工具软件6224硬件描述语言HDL68825现代数字系统设计实践44826电路设计软件Protel32合计101012211表4-2课内实验或实贱环节教学安排及要求重点支持实验课内课外序号实验或实践名称教学内容毕业要求备注类别学时学时指标点3. 1验简单组合逻辑设计掌握简单组合逻辑电路的设计方法：掌握证必做在QuatusII软件环境中进行数字系统设5.2计的输入、编译、仿真。性10. 2设计三八译码器设计3.1掌握三八译码器的设计、仿真、配置和运必做22行。5.2性

教学与项目实践并行开展，使学生容易理解并掌握基于可编程逻辑器件进行数字系统设计的各构成要素。重点支持毕业要求指标点 3.1，5.2。（2）实验教学首先通过简单组合逻辑电路设计，使学生掌握在 Quatus II 环境里设计数字系统的流程，然后通过三八译码器和计数器的设计实验，学生掌握 VHDL 或 Verilog HDL 语言设计常用组合逻辑和时序逻辑电路，并设计功能验证方法；通过电路原理图设计和 PCB 设计实验使学生掌握电路设计的专业工具软件使用方法。重点支持毕业要求指标点 5.2，10.2。（3）课外学习和课内讨论相结合，学生通过自主学习，查阅技术资料，完成数字系统设计项目，培养学生掌握良好的学习方法，和探索知识的能力。重点支持毕业要求指标点 12.2。四、课内外教学环节及基本要求本课程理论环节共 10 个学时，讲授 5 周（每周 2 学时），其中包含 2 学时课内研讨；实验环节 10 个学时，包含 5 个实验；课内实践 12 学时；课外 11 学时。课内外教学安排及课内实验或实践环节教学安排要求见表 4-1，4-2 和课外学习要求。表 4-1 课内外教学环节安排表序号教学内容课内学时课外学时理论学时实验学时实践学时小计其中课内研讨学时 1 EDA 技术概论 2 0 2 2 可编程逻辑器件 CPLD/FPGA 2 2 3 EDA 集成开发工具软件 4 2 6 1 4 硬件描述语言 HDL 2 4 6 2 5 现代数字系统设计实践 8 8 2 6 6 电路设计软件 Protel 4 4 8 2 合计 10 10 12 32 2 11 表 4-2 课内实验或实践环节教学安排及要求序号实验或实践名称教学内容重点支持毕业要求指标点实验类别课内学时课外学时备注 1 简单组合逻辑设计掌握简单组合逻辑电路的设计方法；掌握在 Quatus II 软件环境中进行数字系统设计的输入、编译、仿真。 3.1 5.2 10.2 验证性 2 1 必做 2 三八译码器设计掌握三八译码器的设计、仿真、配置和运行。 3.1 5.2 设计性 2 1 必做

10.23. 1十进制计数器设计设计了解时序逻辑电路基本结构和工作原理，5, 2必做32掌握不同进制计数器的设计方法。性10.2实践电路设计软件掌握运用Protel进行电路原理图和制版5. 2图设计的基本方法。Protel/必做验证电路原理图设计5.2掌握运用Protel进行电路原理图设计的5必做2基本技能性10.2验证电路PCB设计5.2掌握运用Protel进行电路制版图设计的6必做2基本技能10.2性现代数字电路设计3. 1掌握基于Altera公司的MAXII系列可编实践4.2程逻辑器件，在QuatusII软件环境下，实践7运用硬件描述语言VHDL或VerilogHDL，5.286/必做完成设计输入，编译，配置和下载运行，10.2满足特定的技术要求。12. 2小计2211课外学习要求：（1）查阅资料，对大规模可编程逻辑器件与单片机和DSP进行比较，了解硬件描述语言与C语言及汇编语言的区别，EDA技术案例分析。制作不少于10页的PPT，在课堂内进行交流讨论。（2学时）重点支持毕业要求指标点10.2，12.2。(2)进行实验的预习，完成预习报告，实验后对实验现象的分析总结，并撰写实验报告。(5学时)重点支持毕业要求指标点4.2，10.2。(3）自主学习，完成数字系统设计项目。（4学时）重点支持毕业要求指标点10.2，12.2。五、考核内容及方式本课程成绩由平时成绩，期未考试和实验成绩组合而成，采用五级计分制。各部分所占比例如下：平时成绩占30%，主要考查各章知识点的理解程度，自主学习能力，数字系统设计的效果和报告撰写规范。重点支持毕业要求指标点3.1，5.2，10.2，12.2。期末成绩占40%，采用开卷形式，考查课。题型主要为简答题、应用题等。考核内容主要包括大规模可编程器件结构和原理，占总分比例20%，主要支撑毕业要求指标点3.1：基于可编程器件的数字系统设计流程和方法，占总分比例20%，主要支撑毕业要求指标点5.2；数字系统设计能力，占总分比例30%，重点支持毕业要求指标点5.2：Protel软件使用，占

10.2 3 十进制计数器设计了解时序逻辑电路基本结构和工作原理，掌握不同进制计数器的设计方法。 3.1 5.2 10.2 设计性 2 1 必做 4 电路设计软件 Protel 掌握运用 Protel 进行电路原理图和制版图设计的基本方法。 5.2 4 实践 /必做 5 电路原理图设计掌握运用 Protel 进行电路原理图设计的基本技能 5.2 10.2 验证性 2 1 必做 6 电路 PCB 设计掌握运用 Protel 进行电路制版图设计的基本技能 5.2 10.2 验证性 2 1 必做 7 现代数字电路设计实践掌握基于 Altera 公司的 MAXII 系列可编程逻辑器件，在 Quatus II 软件环境下，运用硬件描述语言 VHDL 或 Verilog HDL, 完成设计输入，编译，配置和下载运行，满足特定的技术要求。 3.1 4.2 5.2 10.2 12.2 8 6 实践 /必做小计 22 11 课外学习要求：（1）查阅资料，对大规模可编程逻辑器件与单片机和 DSP 进行比较，了解硬件描述语言与 C 语言及汇编语言的区别，EDA 技术案例分析。制作不少于 10 页的 PPT，在课堂内进行交流讨论。（2 学时）重点支持毕业要求指标点 10.2，12.2。 (2)进行实验的预习，完成预习报告，实验后对实验现象的分析总结，并撰写实验报告。 (5 学时) 重点支持毕业要求指标点 4.2，10.2。 (3)自主学习，完成数字系统设计项目。(4 学时) 重点支持毕业要求指标点 10.2，12.2。五、考核内容及方式本课程成绩由平时成绩，期末考试和实验成绩组合而成，采用五级计分制。各部分所占比例如下：平时成绩占 30%，主要考查各章知识点的理解程度，自主学习能力，数字系统设计的效果和报告撰写规范。重点支持毕业要求指标点 3.1，5.2，10.2，12.2。期末成绩占 40%，采用开卷形式，考查课。题型主要为简答题、应用题等。考核内容主要包括大规模可编程器件结构和原理，占总分比例 20%，主要支撑毕业要求指标点 3.1；基于可编程器件的数字系统设计流程和方法，占总分比例 20%，主要支撑毕业要求指标点 5.2；数字系统设计能力，占总分比例 30%，重点支持毕业要求指标点 5.2；Protel 软件使用，占